JPH01216612A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPH01216612A JPH01216612A JP63041451A JP4145188A JPH01216612A JP H01216612 A JPH01216612 A JP H01216612A JP 63041451 A JP63041451 A JP 63041451A JP 4145188 A JP4145188 A JP 4145188A JP H01216612 A JPH01216612 A JP H01216612A
- Authority
- JP
- Japan
- Prior art keywords
- division
- dividing
- samples
- filter
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims 2
- 238000012545 processing Methods 0.000 abstract description 13
- 238000001914 filtration Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本願発明はデジタルフィルタに関し、特に夫々１未満の
係数を付した複数の異なるサンプルの和もしくは差を演
算するディジタルフィルタに関する。
係数を付した複数の異なるサンプルの和もしくは差を演
算するディジタルフィルタに関する。
［従来の技術］
近年、ビデオ信号はより高詳細な画像情報を表現できる
様になってきており、例えばテレビジョン信号について
も、従来のＮＴＳＣ方式等からＨＤＴＶ（ハイビジョン
）信号へと穆行しつつある。このような高詳細な画像信
号をテープ、ディスク等の記録媒体、あるいは通信衛生
、ファイバー等の通信路等の広義の伝送路を介してビデ
オ信号を伝送する場合、Ｓ／Ｎジッタ等の画質劣化を考
慮するとアナログ信号のまま伝送するよりもデジタル信
号に変換して符号伝送を行うことが望ましい。
様になってきており、例えばテレビジョン信号について
も、従来のＮＴＳＣ方式等からＨＤＴＶ（ハイビジョン
）信号へと穆行しつつある。このような高詳細な画像信
号をテープ、ディスク等の記録媒体、あるいは通信衛生
、ファイバー等の通信路等の広義の伝送路を介してビデ
オ信号を伝送する場合、Ｓ／Ｎジッタ等の画質劣化を考
慮するとアナログ信号のまま伝送するよりもデジタル信
号に変換して符号伝送を行うことが望ましい。
ところで、例えばビデオ信号の帯域を３０ＭＨｚ以上確
保しようとすると、標本化定理により少なくとも６０Ｍ
ｔｌｚ以上のレートで標本化しなければならない。例え
ば７４．２５Ｍ Ｈｚ、８ｂｉｔでＡ／Ｄ変換する場合
に、その伝送レートは（７４，２５（Ｍ Ｈｚ）８（ｂ
ｉｔ）・）ｓ ９４ （Ｍｂｉｔ／ｓ ）となり膨大な
情報量となってしまう。
保しようとすると、標本化定理により少なくとも６０Ｍ
ｔｌｚ以上のレートで標本化しなければならない。例え
ば７４．２５Ｍ Ｈｚ、８ｂｉｔでＡ／Ｄ変換する場合
に、その伝送レートは（７４，２５（Ｍ Ｈｚ）８（ｂ
ｉｔ）・）ｓ ９４ （Ｍｂｉｔ／ｓ ）となり膨大な
情報量となってしまう。
このままの情報量のデジタル信号を伝送しようとしても
、現在考えられている１系統の伝送路の容量を越えてし
まうことになる。そこで従来よりこの膨大な情報量を圧
縮する手法が種々提案されており、その１つの手法とし
て所謂サブサンプリングがある。
、現在考えられている１系統の伝送路の容量を越えてし
まうことになる。そこで従来よりこの膨大な情報量を圧
縮する手法が種々提案されており、その１つの手法とし
て所謂サブサンプリングがある。
第２図はサブサンプリングの一例について説明するため
の図であり、図中×及びＯは夫々画素を示し、×はサブ
サンプリングによって間引かれた画素、○は実際に伝送
する画素を夫々示す。図中ｎ、ｎ−１，ｎ−２は走査線
（ライン）番号を示しており、ｎ−２，ｎ−１，ｎの順
に伝送するものとする。第２図に示す様にライン毎に１
画素ずれた画素のみを伝送する方式をラインオフセット
サブサンプリング方式と呼び、この例では情報量は１／
２に圧縮される。
の図であり、図中×及びＯは夫々画素を示し、×はサブ
サンプリングによって間引かれた画素、○は実際に伝送
する画素を夫々示す。図中ｎ、ｎ−１，ｎ−２は走査線
（ライン）番号を示しており、ｎ−２，ｎ−１，ｎの順
に伝送するものとする。第２図に示す様にライン毎に１
画素ずれた画素のみを伝送する方式をラインオフセット
サブサンプリング方式と呼び、この例では情報量は１／
２に圧縮される。
第３図はビデオ信号をサブサンプリングするための構成
の概略を示すブロック図である。図中１はアナログビデ
オ信号が入力される端子、２は入力されたビデオ信号を
後段のＡ／Ｄ変換器のサンプリング周波数の１／２以下
の帯域に制限するアナログローパスフィルタ、３はＡ／
Ｄ変換器、４はサブサンプル時の折返成分による妨害を
防ぐためのデジタル空間フィルタ、５はサブサンプリン
グ回路、６はサブサンプリングされたビデオ信号を出力
する端子である。
の概略を示すブロック図である。図中１はアナログビデ
オ信号が入力される端子、２は入力されたビデオ信号を
後段のＡ／Ｄ変換器のサンプリング周波数の１／２以下
の帯域に制限するアナログローパスフィルタ、３はＡ／
Ｄ変換器、４はサブサンプル時の折返成分による妨害を
防ぐためのデジタル空間フィルタ、５はサブサンプリン
グ回路、６はサブサンプリングされたビデオ信号を出力
する端子である。
第４図（Ａ）、（Ｂ）は第３図の各部の信号について説
明するための図であり、第４図（Ａ）はＡ／Ｄ変換器３
の出力する画素、第４図（Ｂ）はサブサンプリング回路
５の出力する画素である。
明するための図であり、第４図（Ａ）はＡ／Ｄ変換器３
の出力する画素、第４図（Ｂ）はサブサンプリング回路
５の出力する画素である。
上記第３図の構成において、デジタル空間フィルタ４は
サブサンプル後のビデオ信号の画質を決定する極めて重
要な構成要件である。
サブサンプル後のビデオ信号の画質を決定する極めて重
要な構成要件である。
第５図は従来のデジタル空間フィルタの演算例について
説明するための図である。図中×１〜×６は夫々各画素
のサンプル値でありｎ、ｎ−１゜ｎ−２は互いに隣接す
る画素である。
説明するための図である。図中×１〜×６は夫々各画素
のサンプル値でありｎ、ｎ−１゜ｎ−２は互いに隣接す
る画素である。
本例においてはサンプル値ｘ６の注目画素に対してフィ
ルタリングを行った値ｘ６は以下の演算式により生成す
る。
ルタリングを行った値ｘ６は以下の演算式により生成す
る。
ｘ６＝ （Ｋ５ｘ６＋に４ （ｘ４＋ｘ８）＋に３ （
ｘ５＋ｘ７）＋に２ （ｘ２＋ｘｌｏ）−Ｋ １ （
ｘ １ ＋ｘ３＋ｘ９＋ｘｌｌ） ） ／ａ １上式に
おいてに１〜に５は夫々正の係数、ａｌは正の定数であ
る。
ｘ５＋ｘ７）＋に２ （ｘ２＋ｘｌｏ）−Ｋ １ （
ｘ １ ＋ｘ３＋ｘ９＋ｘｌｌ） ） ／ａ １上式に
おいてに１〜に５は夫々正の係数、ａｌは正の定数であ
る。
この様な演算を各画素について行うことによりデジタル
ビデオ信号のフィルタリングが実現できる。第６図は上
式に従う処理を行うデジタル空間フ、イルタの一構成例
を示す図である。
ビデオ信号のフィルタリングが実現できる。第６図は上
式に従う処理を行うデジタル空間フ、イルタの一構成例
を示す図である。
図中１１はデジタルビデオ信号の入力端子、１２ａ〜１
２ｑは夫々ｌサンプル期間遅延回路、１３ａ、１３ｂは
夫々１ライン期間遅延回路、１４ａ〜１４ｉは夫々加算
器、１５は減算器、ｊ６ａ−−１６ｅは夫々係数に１〜
に５を乗算する乗算器、１７は定数ａ１により除算を行
う除算器、１８はフィルタリングされたデジタルビデオ
信号が出力される端子である。
２ｑは夫々ｌサンプル期間遅延回路、１３ａ、１３ｂは
夫々１ライン期間遅延回路、１４ａ〜１４ｉは夫々加算
器、１５は減算器、ｊ６ａ−−１６ｅは夫々係数に１〜
に５を乗算する乗算器、１７は定数ａ１により除算を行
う除算器、１８はフィルタリングされたデジタルビデオ
信号が出力される端子である。
［発明が解決しようとする問題点］
ところで第６図のフィルタにおいて入力デジタル信号が
例えば８ビツトであったとすると、出力されるデジタル
信号もまた８ビツトである。ところがフィルタ内の各部
においては桁上がりを生じ、ビット数が多くなる。
例えば８ビツトであったとすると、出力されるデジタル
信号もまた８ビツトである。ところがフィルタ内の各部
においては桁上がりを生じ、ビット数が多くなる。
例えば、Ｋ １ ＝１６． Ｋ２＝３１． Ｋ３＝５７
． Ｋ４＝８ 、 Ｋ５＝１２８ 、 ａ １ ＝２
５６のデジタル空間フィルタを考えたとき第６図の（Ａ
） 、 （Ｂ） 、 （Ｃ） 、 （Ｄ） 。
． Ｋ４＝８ 、 Ｋ５＝１２８ 、 ａ １ ＝２
５６のデジタル空間フィルタを考えたとき第６図の（Ａ
） 、 （Ｂ） 、 （Ｃ） 、 （Ｄ） 。
（Ｅ） 、 （Ｆ） 、 （Ｇ） 、 （Ｍ）各部での
最大値及び必要ビット数は以下のとおりである。
最大値及び必要ビット数は以下のとおりである。
最大値 必要ビット数
（Ａ） ３２６４０ １５
（Ｂ） ４０８０ １２
（Ｃ） ３６７２０ １６
（Ｄ） ２９０７０ １５
（Ｅ） １５８１０ １４（Ｆ） ４
４８８０ １６ （Ｇ） ８１６００ １７ （Ｍ） １６３２０ １４この様にフィル
タ内の各部におけるビット数が多くなると各演算器の演
算速度も遅くなり、６０ＭＨｚを越える高速でサンプリ
ングされたビデオ信号については、１サンプル期間より
、演算時間の方が長くなってしまい、フィルタリング処
理そのものが不可能になってしまう。
４８８０ １６ （Ｇ） ８１６００ １７ （Ｍ） １６３２０ １４この様にフィル
タ内の各部におけるビット数が多くなると各演算器の演
算速度も遅くなり、６０ＭＨｚを越える高速でサンプリ
ングされたビデオ信号については、１サンプル期間より
、演算時間の方が長くなってしまい、フィルタリング処
理そのものが不可能になってしまう。
かかる背景下において本願発明は、フィルタリング処理
そのものは変化させることなく、処理の高速化が図れる
デジタルフィルタを提供することを目的とする。
そのものは変化させることなく、処理の高速化が図れる
デジタルフィルタを提供することを目的とする。
［問題点を解決するための手段］
、かかる目的下において本願発明の１つにおいては、夫
々１未満の係数を付した複数の異なるサンプルの和もし
くは差を演算するディジタルフィルタにおいて、各サン
プルに対する除算処理を複数段に分けて行ない、各段の
除算手段の間に加算手段を介在せしめる構成とした。
々１未満の係数を付した複数の異なるサンプルの和もし
くは差を演算するディジタルフィルタにおいて、各サン
プルに対する除算処理を複数段に分けて行ない、各段の
除算手段の間に加算手段を介在せしめる構成とした。
［作用］
上述の如き構成によれば、複数段の除算手段の間の加算
手段におけるビット数を減少せしめることが可能であり
、これに伴ってフィルタリング処理の高速化が実現でき
る。
手段におけるビット数を減少せしめることが可能であり
、これに伴ってフィルタリング処理の高速化が実現でき
る。
［実施例］
以下１図面を参照して本願発明の実施例について説明す
る。
る。
第１図は本願発明の一実施例としてのデジタルフィルタ
の構成を示す図である。第１図中第６図と同様の構成要
素については同一番号を付し、説明は省略する。
の構成を示す図である。第１図中第６図と同様の構成要
素については同一番号を付し、説明は省略する。
第１図において、２１ａ〜２１ｅは夫々係数ｋｌ〜に５
を乗算する乗算器、２２ａ〜２２ｃは夫々加算器、２３
は減算器、２４ａ、２４ｂ。
を乗算する乗算器、２２ａ〜２２ｃは夫々加算器、２３
は減算器、２４ａ、２４ｂ。
２４ｃ、２４ｄは定数ａ５．ａ４．ａ３．ａ２により除
算を行う除算器である。
算を行う除算器である。
本実施例のフィルタ中容乗算器２１ａ〜２１ｅ、及び除
算器２４ａ〜２４ｄの定数は以下の通りである。
算器２４ａ〜２４ｄの定数は以下の通りである。
すなわち、ｋｔ ＝ １６／６４ 、 ｋ２ ＝３１
／１６ 。
／１６ 。
ｋ ３ ＝５７／１６ 、ｋ ４ ＝８／１６． ｋ
５ ＝ １２８／１６゜ａ２＝４．ａ３＝２．ａ４＝
２．ａ５＝２である。
５ ＝ １２８／１６゜ａ２＝４．ａ３＝２．ａ４＝
２．ａ５＝２である。
上記定数の設定によって、本実施例のフィルタは第６図
に示したフィルタと全く同様の出力信号を得ることがで
きる。
に示したフィルタと全く同様の出力信号を得ることがで
きる。
乗算器２１ａ〜２１ｅについては、ＲＯＭで構成してお
り、係数を乗算しようとする値をアドレス人力Ｐとし、
ＲＯＭから読出されたデータＱを乗算出力とする。例え
ば、乗算器２１ａの場合にはＱ＝１６Ｐ／６４となるよ
うにＲＯＭテーブルを設定している。
り、係数を乗算しようとする値をアドレス人力Ｐとし、
ＲＯＭから読出されたデータＱを乗算出力とする。例え
ば、乗算器２１ａの場合にはＱ＝１６Ｐ／６４となるよ
うにＲＯＭテーブルを設定している。
また、除算器２４ａ〜２４ｄについては除数が、２のべ
き乗であるので、単にビットシフトを行うのみで構成で
きる。
き乗であるので、単にビットシフトを行うのみで構成で
きる。
この結果第１図のデジタルフィルタの各部（ａ）。
（ｂ） 、 （ｃ） 、 （ｄ） 、 （ｅ） 、 （
ｆ） 、 （ｇ） 、 （ｍ）’の最大値及び必要ビッ
ト数は以下のとおりである。
ｆ） 、 （ｇ） 、 （ｍ）’の最大値及び必要ビッ
ト数は以下のとおりである。
最大値 必要ビット数
（ａ） ２０４０ １１
（ｂ） ２５５ ８
（Ｃ） １１４７ １１
（ｄ） １８１６ １１
（ｅ） ９８８ １０
（ｆ） 、１４０２ １１
（ｇ） １２７５ １１
（ｍ） ２５５ ８
上記説明により明らかな様に本実施例のディジタルフィ
ルタによれば、第６図のディジタルフィルタに比して各
部のビット数が大幅に少なくなる。そのため各加算器２
２ａ〜２２Ｃ９減算器２３は、第６図の各加算器１４ｇ
〜１４１．減算器１５ｎに比し高速で動作することがで
き、デジタルフィルタ全体についての高速処理化が実現
できた。
ルタによれば、第６図のディジタルフィルタに比して各
部のビット数が大幅に少なくなる。そのため各加算器２
２ａ〜２２Ｃ９減算器２３は、第６図の各加算器１４ｇ
〜１４１．減算器１５ｎに比し高速で動作することがで
き、デジタルフィルタ全体についての高速処理化が実現
できた。
尚、本実施例では、サブサンプリングの前段に設けられ
たディジタル空間フィルタを例にとって説明したが、本
願発明の適用範囲はこれに限られるものではなく、例え
ばデータ補間の為のデジタル空間フィルタ、線順次化の
際のフィルタ等各種のデジタルフィルタに適応して同様
の効果が得られる。
たディジタル空間フィルタを例にとって説明したが、本
願発明の適用範囲はこれに限られるものではなく、例え
ばデータ補間の為のデジタル空間フィルタ、線順次化の
際のフィルタ等各種のデジタルフィルタに適応して同様
の効果が得られる。
［発明の効果］
以上説明した様に、本願発明によればフィルタリング処
理そのものは変化させることなく、デジタルフィルタの
処理を高速化することが可能となった。
理そのものは変化させることなく、デジタルフィルタの
処理を高速化することが可能となった。
第１図は本願発明の一実施例としてのデジタルフィルタ
の構成を示す図、 第２図はサブサンプリングの一例について説明するため
の図、 第３図はビデオ信号をサブサンプリングする゛ための構
成の概略を示すブロック図、 第４図（Ａ）、（Ｂ）は第３図の各部の信号について説
明するための図、 第５図は従来のデジタル空間フィルタの演算例について
説明するための図 第６図は従来のデジタル空間フィルタの一構成例を示す
図である。 図中１２ａ〜１２ｑは夫々１サンプル期間遅延回路、１
３ａ、１３ｂは夫々１ライン期間遅延回路、１４ａ〜１
４ ｉ、２２ａ〜２２ｃは夫々加算器、１５．２３は夫
々減算器、１６ａ〜１６ｅ。 ２１ａ〜２】ｅ゛は夫々係数を乗算する乗算器、１７．
２４ａ〜２４ｄは定数により除算を行う除算器である。 ’Ｌ−２−０−Ｘ−０−Ｘ−０−Ｘ−○→←○−Ｘ
−０−Ｘ−○−ｘ−ｏ−％−Ｑ−Ｘ−Ｑ−第３図 ′砲 ｃｌ； 図
の構成を示す図、 第２図はサブサンプリングの一例について説明するため
の図、 第３図はビデオ信号をサブサンプリングする゛ための構
成の概略を示すブロック図、 第４図（Ａ）、（Ｂ）は第３図の各部の信号について説
明するための図、 第５図は従来のデジタル空間フィルタの演算例について
説明するための図 第６図は従来のデジタル空間フィルタの一構成例を示す
図である。 図中１２ａ〜１２ｑは夫々１サンプル期間遅延回路、１
３ａ、１３ｂは夫々１ライン期間遅延回路、１４ａ〜１
４ ｉ、２２ａ〜２２ｃは夫々加算器、１５．２３は夫
々減算器、１６ａ〜１６ｅ。 ２１ａ〜２】ｅ゛は夫々係数を乗算する乗算器、１７．
２４ａ〜２４ｄは定数により除算を行う除算器である。 ’Ｌ−２−０−Ｘ−０−Ｘ−０−Ｘ−○→←○−Ｘ
−０−Ｘ−○−ｘ−ｏ−％−Ｑ−Ｘ−Ｑ−第３図 ′砲 ｃｌ； 図
Claims (3)
- （１）夫々１未満の係数を付した複数の異なるサンプル
の和もしくは差を演算するディジタルフィルタであつて
、各サンプルに対する除算処理を複数段に分けて行ない
、各段の除算手段の間に加算手段を介在せしめたことを
特徴とするディジタルフィルタ。 - （２）遅延手段を含み複数の異なるサンプルを同時に出
力するサンプル抽出手段と、該抽出手段から出力された
複数のサンプルに夫々所定数を乗算するための乗算手段
と、該乗算手段を介した複数のサンプルの少なくとも１
つに対し所定数を除算する第１の除算手段と、該第１の
除算手段を介した複数のサンプルを加算する加算手段と
、該加算手段の出力に対し所定数を除算する第２の除算
手段とを具えるデジタルフィルタ。 - （３）前記加算手段は夫々前記第１の除算手段を介した
複数のサンプルを加算する複数の加算器よりなるととも
に、前記第２の除算手段は前記複数の加算器の出力の少
なくとも１つに対し所定数を除算する様構成されており
、更に前記第２の除算手段を介した前記複数の加算器の
出力を加算する第２の加算手段と、該第２の加算手段の
出力に対し所定数を除算する第３の除算手段とを具える
特許請求の範囲第（２）項記載のデジタルフィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041451A JPH01216612A (ja) | 1988-02-24 | 1988-02-24 | デイジタルフイルタ |
| US07/780,440 US5130942A (en) | 1988-02-24 | 1991-10-17 | Digital filter with front stage division |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041451A JPH01216612A (ja) | 1988-02-24 | 1988-02-24 | デイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01216612A true JPH01216612A (ja) | 1989-08-30 |
Family
ID=12608744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041451A Pending JPH01216612A (ja) | 1988-02-24 | 1988-02-24 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01216612A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057744A (ja) * | 1973-09-25 | 1975-05-20 | ||
| JPS5444182A (en) * | 1977-09-14 | 1979-04-07 | Nec Corp | Base line travelling device |
| JPS5539950A (en) * | 1978-09-14 | 1980-03-21 | Hitachi Denshi Ltd | Superposition writing preventing system in projection type display system |
| JPS6085690A (ja) * | 1983-09-15 | 1985-05-15 | ジ−メンス・アクチエンゲゼルシヤフト | Ｄｐｃｍコ−ド化による画質の改善方法及び装置 |
| JPS6276877A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 二次元内挿デイジタルフイルタ |
| JPS62136975A (ja) * | 1985-12-11 | 1987-06-19 | Matsushita Electric Ind Co Ltd | デイジタルフイルタリング装置 |
| JPS62250708A (ja) * | 1986-04-23 | 1987-10-31 | Mitsubishi Electric Corp | 適応型サブサンプル用フイルタ装置 |
-
1988
- 1988-02-24 JP JP63041451A patent/JPH01216612A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057744A (ja) * | 1973-09-25 | 1975-05-20 | ||
| JPS5444182A (en) * | 1977-09-14 | 1979-04-07 | Nec Corp | Base line travelling device |
| JPS5539950A (en) * | 1978-09-14 | 1980-03-21 | Hitachi Denshi Ltd | Superposition writing preventing system in projection type display system |
| JPS6085690A (ja) * | 1983-09-15 | 1985-05-15 | ジ−メンス・アクチエンゲゼルシヤフト | Ｄｐｃｍコ−ド化による画質の改善方法及び装置 |
| JPS6276877A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 二次元内挿デイジタルフイルタ |
| JPS62136975A (ja) * | 1985-12-11 | 1987-06-19 | Matsushita Electric Ind Co Ltd | デイジタルフイルタリング装置 |
| JPS62250708A (ja) * | 1986-04-23 | 1987-10-31 | Mitsubishi Electric Corp | 適応型サブサンプル用フイルタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4442454A (en) | Image processing method using a block overlap transformation procedure | |
| US3979701A (en) | Non-recursive digital filter employing simple coefficients | |
| US4524423A (en) | Digital signal separation filters | |
| KR101102410B1 (ko) | 샘플링 레이트 컨버터, 변환 방법 및 컴퓨터 판독 가능한 기록 매체치 | |
| KR101816661B1 (ko) | 비디오 스케일러들에서의 링잉 억제 | |
| EP1033874A1 (en) | Data processing method, data processor, and program recorded medium | |
| JPS60501486A (ja) | フィルタ及びそれを用いるデータ伝送システム | |
| EP0948215A2 (en) | Filtering video signals containing chrominance information | |
| US6288794B1 (en) | Variable sample rate converter adaptable to rational ratios | |
| CN1130330A (zh) | 复合滤波装置 | |
| JPH01216612A (ja) | デイジタルフイルタ | |
| US5298990A (en) | Video signal block forming method | |
| US6822694B2 (en) | Signal processing apparatus | |
| JPS5948575B2 (ja) | デイジタル信号処理方式 | |
| US7098836B2 (en) | Signal-processing device with real-time and reprocessing operating modes | |
| JPH01216613A (ja) | デイジタルフイルタ | |
| US5130942A (en) | Digital filter with front stage division | |
| JP3322030B2 (ja) | サンプリングレート変換装置 | |
| JPS63180288A (ja) | 時間軸圧縮多重伝送用コ−デツク | |
| US5805229A (en) | Apparatus for simultaneously generating interpolated video signals for even and odd lines | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| US4977452A (en) | Sampled-value code processing device | |
| JP2791022B2 (ja) | ビデオ信号処理装置 | |
| JPH0525142B2 (ja) | ||
| JP3782510B2 (ja) | 画像処理装置 |