JPH01213006A - 掃引周波数発振器 - Google Patents

掃引周波数発振器

Info

Publication number
JPH01213006A
JPH01213006A JP4154988A JP4154988A JPH01213006A JP H01213006 A JPH01213006 A JP H01213006A JP 4154988 A JP4154988 A JP 4154988A JP 4154988 A JP4154988 A JP 4154988A JP H01213006 A JPH01213006 A JP H01213006A
Authority
JP
Japan
Prior art keywords
voltage
frequency
signal
sweep
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4154988A
Other languages
English (en)
Inventor
Mikio Funai
船井 幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4154988A priority Critical patent/JPH01213006A/ja
Publication of JPH01213006A publication Critical patent/JPH01213006A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一定の周波数範囲内を繰シ返して掃引すると
共に、掃引時に発振周波数を基準信号で校正せしめるよ
うにした掃引周波数発振器に関するものである。
〔従来の技術〕
第6図は例えば特公昭61−11003号公報に示され
た従来の掃引周波数発振器の基本的構成を示すブロック
図であって、図において、(1)は電圧制御可変周波数
発振器(以下WOOという) 、(2)は基準信号源、
(3)は位相比較器、(4)は位相比較器(3)の出力
電圧を保持するサンプル/ホールド回路、(5)はサン
プル/ホールド回路(4)ヘホールドするタイミングを
指示する制御回路、(6)はランプ(傾斜)電圧発生回
路、(7)はそれぞれの電圧を加算して上記VOO(1
)に制御電圧として印加する加算回路である。
次に動作について説明する。本回路の特徴は、掃引を開
始する直前にvoo(1)の発振周波数を基準信号源(
2)からの基準信号に位相ロック動作を行って周波数を
基準信号に合致させて安定化を図る点にある。従って基
準信号源(2)としてはシンセサイザ、又は水晶発振器
のように高安定な単一周波数が得られるものを用いて−
る。まず、Woo(1)の掃引前の周波数と基準信号源
(2)の周波数との周波数誤差(又は位相誤差)を位相
比較器(3)を用いて検出する。この誤差信号はサンプ
ル/ホールド回路(4)へ導かれる◎ここでは、サンプ
ル状態になっているので誤差信号はここをそのまま通シ
、加算回路(7)へ至る。掃引開始前であるのでランプ
電圧発生回路(6)からは一定状態の電圧が出力されて
おシ、この電圧と上記誤差信号とが、加算回路(7)で
合成されてwoo (1)へ負帰還される◎するとこれ
ら一巡の動作を経て、VOO(1)の周波数は基準信号
源(2)の周波数と同じになるよう制御され、一定時間
経過後にはその動作も安定し、誤差信号も一定の安定電
圧状態に保たれる。以上が掃引開始前の位相ロック動作
であシ、所定時間内にこれら一連の動作が完了するよう
設定されている。
所定時間経過後には位相比較器(3)からは、制御回路
(5)に対して、位相ロックが完了した旨の信号が出て
いるはずであシ、制御回路(5)はこれを確認した後、
ランプ電圧発生回路(6)に対して掃引の開始を指示す
る。するとランプ電圧が加算回路(7)へ至シ、更にv
oo Q)に印加されて700 (1)の発振周波数は
掃引される。一方、制御回路(5)はサンプル/ホール
ド回路(4)に対しても、サンプル状態からホールド状
態への変更を同時に指示しておシ、位相比較器(3)か
らの誤差信号が安定電圧状態になったものをサンプル/
ホールド回路(4)内にあるコンデンサによって記憶(
あるいは保持)している。従って、掃引時には、ランプ
電圧発生回路(6)からのランプ(傾斜)電圧と、掃引
前に位相pツク動作で得られたWoo(1)の発振周波
数を補正する電圧とが同時にyoo (1)へ印加され
るので周波数補償された掃引を行うことができる。
〔発明が解決しようとする課題〕
従来の掃引周波数発振器は以上のように構成されている
ので、掃引開始前は位相ロックを行って良好な周波数安
定度が得られるが、掃引中は閉回路動作となっていない
のでWOOの持つ掃引電圧対掃引周波数の非直線特性は
補償されていない。Voo  としてバラクタ・ダイオ
ード等を用いる場合は一般に非直線特性は顕著である。
また、本回路の主要用途であるスペクトラム・アナライ
ザ等では掃引の中心周波数を読み取ることが目的である
にもかかわらず、掃引開始前の校正しか行わないことが
問題であった。
この発明は上記のような問題点を解消するためになされ
たもので、掃引の中心周波数そのものを校正する装置を
得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る掃引周波数発振器は、電圧制御可変周波
数発振器で掃引周波数信号を発生し、これと基準発振器
の出力とを周波数ミキサに入れ、その周波数ミキサから
得られる差周波数信号が零になる時点に電圧パルスを出
し、掃引周波数信号を発生するためのランプ電圧をこの
時点にサンプル・ホールドし、このホールド電圧と所要
定電圧とを上記ランプ電圧とともに上記電圧制御可変周
波数発振器に供給するようにしたものである。
〔作用〕
この発明に係る掃引周波数発振器は上記のように構成さ
れたので、掃引周波数範囲の中心周波数を帰還制御する
ことができ、発振器の持つ非直線性を補正でき、スペク
トル・アナライザにおける中心周波数の読み取シ誤差を
外くすることができるO 〔発明の実施例〕 以下、この発明の一実施例を図について説明する。第1
図において(8)は掃引の中心周波数を出力する基準発
振器、(9)は周波数ミキサ、αOは包絡線検波する検
波器、αBは検波器σGからの信号を量子化しサンプル
・ホールド回路(4)を制御する信号を作成するととも
にランプ電圧作成を行うためのデジタル信号も作成する
制御回路、Uはランプ電圧をデジタル信号から作成する
ランプ電圧発生回路、0は掃引開始電圧(最小電圧” 
”lx、 )と掃引終了電圧(最大電圧: Va )の
ほぼ〒均的な値の負電圧(負の平均ランプ電圧) : 
−VM(”%−172 (vL+Vn))を出力する電
圧源である。
700 (1)で発生したRP出力信号の一部はミキサ
(9)に至シ、ここで基準発振器(8)からの基準信号
と混合されて工1信号となる。基準発振器(8)は従来
例で示した基準信号発生器(2)と同様に高安定な信号
源であるが、その発振周波数は掃引周波数の丁度中心に
設定されている。従って、工r信号としてはwoo (
1)のRF出力信号と基準発振器(8)からの基準信号
との差の周波数が取シ出されるので、掃引中心周波数で
はその周波数が1零′になってしまう。この工r信号を
検波器αGで包結線検波すると、周波数1零1付近では
検波感度が得られないので、掃引出力信号と基準信号と
の周波数が一致した時に検波出力電圧はゼpになってし
まう0制御回路0では、この検波電圧を量子化してパル
ス信号にし、サンプル・ホールド回路(4)にランプ電
圧をサンプル[有]出)してホールド(記憶)するよう
トリガ信号として供給する。
一方、制御回路(2)はデジタル的な掃引(掃引が不連
続なスポット周波数で行われる方式であるが近年この方
式が多くなっている)の場合には、例えば10桁バイナ
リ・カウンタ等から得られる10ビツトのデジタル・デ
ータをランプ電圧発生回路@へ送る方式について示して
いる。掃引開始時は1oooooooooo ’の状態
から始まシ、掃引終了時には1ii+m++++ 1と
なる10桁の2進数信号(全カウント数で1o24)を
順次送シ出している0ランプ電圧の発生方法としては従
来例で挙げたアナログ的な発生手段等色々な方法が行わ
れているが近年はデジタル技術の進歩によシ、例えはR
OM (読み出し専用メモリ)やpAb (プログラム
可能アレイロジック)等を用いて回路を構成することは
十分可能である〇 ランプ電圧発生回路(2)はデジタル的lOビットのデ
ータをアナログのランプ(傾斜)電圧に変換する機能を
持っておシ、具体的に言えば、デジタル・アナログ(D
/A )変換器である0このランプ出力は加算回路(7
)へ送られるとともにサンプル・ホールド回路(4)に
も出力され、ここで前記トリガ信号が到来した時刻にそ
の電圧が記憶され1サンプル・ホールド出力として出力
される。woo (1)の掃引電圧対掃引周波数の関係
が理想的な直線性を持テナいので1サンプル・ホールド
回路(4)の出力電圧ハ平均5>プ電圧: Vm(−1
/g(Vb+va)) Kならず、VBとして得られる
0従って加算回路(7)によって電圧源(至)から得ら
れる負の平均ランプ電圧(−−4m’)とサンプル・、
ホールド回路(4)の電圧(−Vs)とが加算されるC
Vs−4M)とこれは誤差電圧であシ、これをwoo 
(i)へ負帰還することによってwoo (1)の非直
線性を補正することができるO第2図はよシ具体的に示
す詳細ブロック図であシ、第3図は各部の電圧波形を示
すグラフである。第2図において、検波器αOの入力側
には高周波用チョーク(財)があるので、周波数ミキサ
(9)で得られる工1信号a(第4図にも波形aで示す
:以下これに準ず)が零周波数になった時には短絡状態
となシ、検波感度が得られないので検波出力すはこの時
101になってしまう0検波出力1はコンパレータので
量子化されデジタル・パルス信号Oと表る。
制御回路0において掃引に関する動作はシ、ステムクロ
ック(2)全10ビツトのバイナイリ・カウンタ(ハ)
で計数することによって行われる。カウンタ(財)は常
にカウント・アップしているが掃引終了時である1i、
 + + 11111目1の状態になると0ARRY端
子(イ)から桁上げ信号が出力される。そして次のクロ
ックでカウンタ(ハ)は’oooooooooo ’の
状態に戻るとともにD−7リツプ・70ツブ翰で桁上け
が読み取られる。そして同時に単安定マルチバイブレー
タ勿もトリガされるのでその頁端子から一定期間掃引停
止信号が出力されてクロック翰がカウンタ(ハ)に入る
のを止めるので、計数は初期状態で停止し、掃引開始の
待機状態になる。一定期間経過すると単安定マルチバイ
ブレータ勿からの掃引停止は解除され、再び掃引が始ま
シ、同様にして掃引を繰シ返えすことになる0D−7リ
ツプ・70ツブ(財)のi端子の出力dは掃引の終了か
ら初期状態へ戻る期間中に発生するパルス信号0を禁止
し、サンプル信号eを得るためのものである◎このサン
プル信号・を用いて、ランプ電圧発生回路@かものラン
プ電圧fをサンプル・ホールドして出力gを得る。
前記したごとく、この論理回路は一例であシ、ROMや
FAI等の集積回路素子を使って集積化したシ、回路変
更を行うことは十分可能である。
なお、上記実施例では掃引毎に中心周波数の校正を行う
構成について示したが、実際には掃引は繰シ返して行わ
れ、且つ校正する量は急激には変化せず殆ど定常的なも
のであるから帰還量を時間的に積分した結果で行うほう
が校正の精度を向上させることができる。この実施例を
第4図に示す。
サンプル・ホールド回路(4)の出力電圧を積分回路0
で積分するが、この時定数は掃ず1期間中に変化しない
程度の長い時間に設定する必要がある0具体的積分回路
α4の例としては第5図のように演算増幅器を用いて抵
抗とコンデンサで構成することが一般的であるが、もち
ろんデジタル的な方法も可能であシ、詳細は省略する◎ 〔発明の効果〕 以上のように、この発明によれは掃引周波数範囲の中心
周波数でWOOの校正を行うように構成したのでWOO
の掃引電圧対掃引周波数特性の非直線性も含めて校正す
るのでスペクトラム・アナライザ等周波数の読み取シを
中心周波数で行うような装置に対してその精度を向上さ
せることができる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を示すブロック図、
第2図はこの実施例の更に詳細な具体構成を示すブロッ
ク図、第3図はその動作説明のために要部電圧波形をし
めず5IL49四、第4図はこの発明の他の実施例の構
成を示すブロック図、第5図はこれに用いる周知の積分
回路の一例を示す回路図、第6図は従来の掃引周波数発
振器の構成を示すブロック図である。 図において、(1)は電圧制御可変周波数発振器、(4
)はサンプル、ホールド回路、(7)は加算回路、(8
)は基準発振器、(9)は周波数ミキサ、αOは包絡線
検波器、0は制御回路、υはランプ電圧発生回路、(至
)は定電圧源である。 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)周波数制御信号に応じて掃引周波数信号を発生す
    る電圧制御可変周波数発振器、 この電圧制御可変周波数発振器と基準発振器との出力を
    受けてそれらの差周波数信号を送出する周波数ミキサ、 上記差周波数信号が零となる時点に電圧パルス信号を作
    り出すように構成された検波器、 上記電圧制御可変周波数発振器への周波数制御信号用の
    ランプ信号を発生するランプ電圧発生回路、 上記電圧パルス信号の発生時点に上記ランプ信号の瞬時
    値を記憶するサンプル・ホールド回路、及び このサンプル・ホールド回路に記憶された上記ランプ信
    号の瞬時値と上記ランプ信号と所要の定電圧とを加算し
    て上記周波数制御信号として上記電圧制御可変周波数発
    振器へ送出する加算回路を備えた掃引周波数発振器。
JP4154988A 1988-02-22 1988-02-22 掃引周波数発振器 Pending JPH01213006A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4154988A JPH01213006A (ja) 1988-02-22 1988-02-22 掃引周波数発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4154988A JPH01213006A (ja) 1988-02-22 1988-02-22 掃引周波数発振器

Publications (1)

Publication Number Publication Date
JPH01213006A true JPH01213006A (ja) 1989-08-25

Family

ID=12611507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4154988A Pending JPH01213006A (ja) 1988-02-22 1988-02-22 掃引周波数発振器

Country Status (1)

Country Link
JP (1) JPH01213006A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993005403A1 (en) * 1991-09-02 1993-03-18 Advantest Corporation Spectrum analyzer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993005403A1 (en) * 1991-09-02 1993-03-18 Advantest Corporation Spectrum analyzer

Similar Documents

Publication Publication Date Title
US4568888A (en) PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
US6515553B1 (en) Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
US7002415B2 (en) Frequency locked loop
CN111953301B (zh) 振荡电路、半导体装置、振荡器ic、振荡电路的校正方法
JPS60203007A (ja) 周波数変調回路
US7091795B1 (en) Modulating ramp angle in a digital frequency locked loop
US6229400B1 (en) Method and apparatus for a calibrated frequency modulation phase locked loop
US11418204B2 (en) Phase lock loop (PLL) with operating parameter calibration circuit and method
US7155190B2 (en) DDS-PLL method for frequency sweep
US4974234A (en) Method of and circuit for the measurement of jitter modulation of zero-related digital signals
US4130808A (en) Phase lock stabilized swept frequency signal source
US20050277397A1 (en) Frequency generator
JPH02113708A (ja) 掃引周波数発振器
JPH01213006A (ja) 掃引周波数発振器
JPH01168122A (ja) 周波数合成器
JP3158502B2 (ja) 掃引発振器
US4546328A (en) PLL Swept frequency generator with programmable sweep rate
GB2106732A (en) Signal generator
JPS5817710A (ja) 掃引発振器
JPH08201450A (ja) スペクトラムアナライザ
CN110535462B (zh) 具有自动校正功能的数字锁相回路及其自动校正方法
US5204552A (en) Voltage controlled oscillator and an operating method thereof
JP2780613B2 (ja) 圧電振動子の周波数調整方法
GB2236026A (en) Swept frequency signal generating circuit
JPH07154138A (ja) ディジタル温度補償発振器