JPH01210825A - スマート・センサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はスマート・センサ装置に関し、特に、センサの
連続的な診断監視を許容し、かつセンサによって監視さ
れている要素が実際のもしくは内在した故障を示して異
常であるときにはいつも、詳細な診断信号処理並びに分
析でもって遠隔プロセッサをわずられせることなく、遠
隔プロセッサを介してオペレータに警報するようにした
、分布データの収集、処理並びに分析装置に間するもの
である。

１１狡歪辺１」 要素の監視装置は、伝統的に、原子カプラントのような
処理プラントの全体を通して、プラントの主な要素を監
視する遠隔的に配πされたセンサに、直接コンピュータ
が接続された中央化された装置であった。これらの装置
において、遠隔プロセッサはセンサの状態を監視して要
素の状態を決定する。これらの伝統的な装置において、
コンピュータは、センサ信号を処理し分析するのに比較
的多くの時間を費やし、このことは、監視され得るセン
サ／要素の数を制限する。プラント診断監視を行うなめ
に現在用いられているものには主に２つの方法がある。

第１の方法は、中央場所においてプラント内のすべての
センサ・データを処理することである。中央監視装置は
一度に１つのセンサ信号を処理しかつ分析し、そしてサ
ービスもしくは修理が必要とされるときにはオペレータ
に警報する。かかる設備は、適切な場所に配置された広
範囲に渡るセンサ処理兼分析装置のすべてを有するとい
う長所を有しているが、いくつかの欠点もある。最近の
診断アルゴリズムは、スペクトル分析（ｓｐｅｃｔｒａ
ｌ　ａｎａｌｙｓｅｓ）のような計算的に集中したディ
ジタル信号処理アルゴリズムを用いて、分析されるべき
ディジタル数のシーケンスにセンサ信号を変換すること
に依存している。かがる現行技術状態のディジタル・コ
ンピュータ・システムの使用をもってしても、広範囲の
ディジタル信号処理アルゴリズムが必要とされるときに
、時折は、監視され得るセンサの数が制限され得る。中
・来場所にのみ配置された設備で多重センサ診＠監視を
行うことのもう１つの欠点は、各センサに対する配線（
ｃａｂｌｉｎｇ）の価格であり、そして各センサごとに
ドロップさせることと共に多重センサ・データ通信機構
を履行する価格である。どのような配線の論争点も、現
存するもしくは新しい原子カプラントに設置される装置
にとって極めて重要である。さらに、プラント全体にわ
たるセンサのための配線の走行は異なった長さであるの
で、異なった信号条件付はパラメータを有する信号条件
付は回路が、各界なったセンサの型に対して必要であり
、さらに保守の問題を悪化させる。

第２の方法は、要素センサからのデータを記録するため
にプラント全体にわたってサービス職員により運ばれる
、コンピュータもしくはアナログ記録装置のような携帯
可能な監視装置を使用することである。この方法は、主
要な装置にではなくサービス職員にかなりの量のやり繰
りを与えることどなる。

種々のセンサを用いた主要なプラント要素に対する診断
監視技術は、高い有用性を達成するに際して貴重であり
、またポンプ、バルブ及びモータのようなプラント要素
の保守価格を下げる際にも価値を発揮することが分かっ
ている０診断監視とは、代表的には、要素が正当に作用
しているということが既知であるときのセンサの成る処
理量を記録し、そして量の変化を監視することである。

これらの変化は故障に先立って良好に観察され、多くの
場合、的確な問題が診断される１診断監視を用いたサー
ビス機構は、それ故、故障が発生する前に必要な部品並
びに計画的な保守を注文する機会を有する。

免匪曵見１ 本発明の目的は、遠隔コンピュータがその制限されたリ
ソースを診断監視システム制御及びオペレータ・インタ
ーフェースに向けるのを許容して、要素の監視及び診断
の処理並びに分析を配分することである。

本発明のもう１つの目的は、プロセス・プラントにおけ
る診断監視を改良することである。

本発明のさらにもう１つの目的は、単一の遠隔プロセッ
サによって監視され得るプラント要素の数、従ってプラ
ント要素の数を増やすのを許容することである。

また、本発明の目的は、多くのセンサ及び要素を監視す
る能力を犠牲にすることなく、技巧を凝らしたセンサ信
号分析技術の使用を可能とした装置を提供することであ
る。

本発明のさらなる目的は、プラント要素の監視装置に関
連した保守価格を減することである。

本発明のさらにもう１つの目的は、プラントの有用性、
信頼性並びに平均余命を改良することである。

本発明のもう１つの目的は、プラントの配線を最小にす
ることである。

本発明の目的は、少なくとも２つの信号を同時に監視す
る装置を提供することである６本発明のさらにもう１つ
の目的は、プラント要素の監視を拡張するのを容易にす
ることである。

上述の目的は、分析される信号源である要素センサに接
近した配分場所においてすべてのプラント要素を監視す
ることを含むスマート・センサ装置によって達成される
。わずかにあらかじめ条件付けられたアナログ・センサ
信−号は多重化され、そしてデータ収集区分に与えられ
る前に利得を調節しかつセンサ信号をろ波するセンサ信
号前処理区分によってさらに条件付けられる。データ収
集区分はまた、制御区分からの指令に基づいて、センサ
の選択や利得等をも制御する。アナログ信号は、データ
収集区分によりディジタル・サンプルに変換され、そし
て直接メモリ・アクセス技術を用いてディジタル信号処
理区分のデータ・メモリに記憶される。ディジタル信号
処理区分は、−度充分なセンサ・データが収集されてし
まうと、既知のディジタル信号処理技術を用いて適切な
処理を行う。処理ルーチンは、制御区分から新しいルー
チンをダウンロード（ｃｌｏｗｎｌｏａｄｉｎｇ）する
ことによって変更され得る。処理が完了すると、ディジ
タル信号処理区分はその結果を制御区分に通信し。

該制御区分は、平均のセンサ信号をしきい値と比較する
というような分析技術によりプラント要素が正当に動作
しているか否かを決定する０次に、制御区分は、遠隔プ
ロセッサに警報メツセージを送ることができる。センサ
信号が処理されてしまうと、制御区分は、データ収集区
分に適切な指令を送ることにより、次のセンサもしくは
一対のセンサを選択する。

これら並びに他の目的及び長所は、添付図面を参照して
以後充分に説明される構成及び動作の詳細から明瞭とな
るであろう、なお、全図面を通じて同じ番号は、同一も
しくは相当部分を示す。

・ｔ　方　の；日 第１Ａ図〜第１Ｃ図に示されるスマート・センサ装置１
０は、要素センサ１２と遠隔プロセッサ１４との間に位
置付けられている。スマート・センサ装置１０は、アナ
ログの可変周波数のもしくはディジタルのセンサ１２か
ら条件付けられた静的及び動的信号を収集し、センサ１
２によって監視される要素の状態を決定するために必要
な信号処理及び分析を局部的に行う、スマート・センサ
装置１０は、関連の分析結果を遠隔プロセッサ１４に送
り、該遠隔プロセッサ１４は、いくつかの異なったスマ
ート・センサ装置モジュールからの結果を受信する。そ
れにより遠隔プロセッサ１４は、センサ信号をサンプリ
ングし、処理し、かつ分析するという時間のかかる仕事
から解放され、従って、その診断監視能力及び柔軟性を
増加する。スマート・センサ装置１０は、以下の４つの
異なった区分を含んでいる： 制御区分１６、センナ前処理区分１８、データ収集区分
２０及びディジタル信号処理区分２２゜制御区分１６（
第１Ｃ図）は、蜘制御プロセッサ２４によって生成され
かつ他の区分に伝送される指令を通して、センサ１２間
、並びに遠隔プロセッサ１４との通信間のインターフェ
ース及び切換えのすべてを制御する。制御区分１６は、
遠隔プロセッサに転送されるべきデータ、もしくはダウ
ンロードされた（ｃｌｏｗｎｌｏａｄｅｄ）プログラム
を記憶するためのデータ・メモリと一緒に、スマート・
センサ装置ｉ１０を制御することと関連した制御プログ
ラムを記憶するためのプログラム及びデータ・メモリ２
６を含んでいる。ディジタル−アナログ変換器２８は検
査信号を生成し、該検査信号は、装置１０のデータ収集
区分２０の部分の較正を確認するために、センサ前処理
区分１８に与えられる。制御プロセッサ２４は、通信イ
ンタフェース３０を介して遠隔プロセッサ１４と通信す
る。該制御プロセッサ２４はまた、通信インタフェース
３０を介して局部プロセッサ７４とも通信する。

局部プロセッサ７４は、装置１０及びセンサ１２で問題
を診断するために保守技術者によって、もしくは、どん
な遠隔プロセッサ１４も用いられない応用において用い
られ、そしてデータは、スマート・センサ装置４１０か
ら周期的に回収される。

プロセッサ２５もまた。センサ・データ・ハイウェイを
渡って通信することができる。センサ・ハイウェイは、
１つの通信リンクを渡っていくつかのスマート・センサ
装置１０と遠隔プロセッサ１４との間の通信を可能とし
、このように、現場での長いケーブルの走行を一層最小
にすると共に、拡張を容易にする。制御プロセッサ２４
は、局部的な並列及び直列のデータ母線を渡って、それ
ぞれディジタル信号処理区分２２及びデータ収集区分２
０と局部的に通信する。制御プロセッサ２４は、遠隔プ
ロセッサ１４もしくは局部プロセッサ７４から、ダウン
・ロードされるプログラムを受信し、それらプログラム
をそれ自身のメモリ、もしくはディジタル信号プロセッ
サ区分メモリ７２内にロードすることができる。制御プ
ロセッサ２４はまた、操作モードの変更を為すようディ
ジタル信号処理区分２２及びデータ収集２０に指令する
。

センサ前処理区分１８（第１Ａ図）は、データ収集区分
２０のためにセンサ信号を発送しかつ条件付けるための
義務を有する。センサ前処理区分１８は、少なくとも２
つのセンサ処理モジュール４０を含んでおり、その各々
は、複数のセンサ１２からの信号を条件付けもしくは調
整することができる。センサ１２は、入力マルチプレク
サ４２に接続され、該入力マルチプレクサ４２は、ｊｘ
択されたセンサ信号を、切換ユニット４６によって可能
化される利得及びフィルタ特性を有する調節可能な利得
の低域フィルタ４４に与える。フィルタ４４の利得及び
しゃ断層波数は、データ収集区分２０からのディジタル
制御ワードによって調節される１回転速度計からのよう
なディジタル・パルス・センサ信号及び可変周波数ディ
ジタル・センサ信号は、センサ前処理区分１８を通して
直接制御プロセッサ２４に与えられる。制御プロセッサ
２４はこれらの型の信号を直接、監視する。

サンプリング制御コンピュータ５０の制御下で、データ
収集区分２０（第１Ａ図及び第１Ｂ図）は、サンプルホ
ールド回路５２及び５４を用いてセンサ信号をサンプリ
ングしかつ保持する。サンプルホールド回路５２及び５
４の出力は、マルチプレクサ５６に与えられ、該マルチ
プレクサ５６の切換は、サンプリング制御コンピュータ
５０によって制御される。マルチプレクサ５６は、１つ
のセンサ信号の収集が要求されるとき１つの位置に固定
され、そして時間的相関関係が要求されるとき、２つの
異なったセンサ信号の収集を可能とするよう、各サンプ
ルごとに一度切換えが行われる（ｊｏｇｇｌｅｄ）　、
マルチプレクサ５６の出力は、アナログ信号をディジタ
ルのサンプルに変換するアナログ−ディジタル変換器５
８に与えられる。ディジタル・サンプルは、データ・イ
ンタフェース６０を通してディジタル信号処理区分２２
に転送され、ここにデータ・インタフェース６０は、メ
モリ７２内に、サンプリングされたセンサ・データの１
つもしくは２つのチャンネルの直接メモリ・アクセス転
送を行う。

ディジタル信号処理区分２２（第１Ｂ図）は、プロセッ
サ７０を含んでおり、該プロセッサ７０は制御プロセッ
サ２４からの指令に基づいてメモリ７２内に記憶された
サンプルデータをディジタル的に処理する。ディジタル
信号プロセッサ７０は、本明細書にも参照によって組み
込まれた１９７５年、Ｐｒｅｎｔｉｅｅ−Ｈａｌ　ｌの
Ｏｐｐｅｎｈｅｉｍ等による一イジタル体０几理に記載
されたような既知のディジタル信号処理アルゴリズムに
従って、フィルタリング、スペクトル分析、相互関係、
比較等のような動作を行う、データ処理動作の結果は、
制御プロセッサ２４に送られ、制御プロセッサ２４は、
データを分析し、既知の診断技術を用いて、異常状態が
存在するか否かを決定する。このような既知の診断技術
としては、例えば、本明細書にも参照によって組み込ま
れたＥＰＲＩレポート番号ＥＰＲＩ　　Ｃ８−１９３８
のプレイトン点における振動信号分析並びに音響発生監
視（ＶｉｂｒａｔｉｏｎＳｉｇｎａｔｕｒｅ　Ａｎａｌ
ｙｓｉｓ　ａｎｄ　Ａｃｏｕｓｔｉｃ　Ｅｍｉｓｓｉｏ
ｎＭｏｎｉｔｏｒｉｎｇ　ａｔ　Ｂｒａｙｔｏｎ　Ｐｏ
１ｎｔ）に記載されたものがあり、それにおいては、予
想されるセンサ及び要素の値を、実際の値と比較する。

もし異常状態が生じると、制御プロセッサ２４は、イン
タフェース３０を通して遠隔プロセッサ１４に警報し、
また代替的には、通信インタフェース３０の局部ボート
に局部プロセッサ７４が接続されている場合には、該局
部プロセッサ７４に警報する。

スマート・センサ装置１０は、５つの異なっなモードで
動作することができる。遠隔指令モード及び局部指令モ
ードは、通信インタフェース３０を通して制御指令を与
える、遠隔プロセッサ１４、もしくは局部プロセッサ７
４のような外部の装置を介して、装置を相互作用的に制
御することを意味する。正常の可変速度モード及び過渡
モードは、プラント要素を監視し異常のセンサ信号状態
が観察されるときにのみ、プロセッサ１４にメツセージ
を通信する動作のスタンドアロン・モード（５ｔａｎｄ
−ａｌｏｎｅ　ｍｏｄｅｓ　）である。

遠隔指令モードは、高速遠隔プロセッサ・ボートもしく
はセンサ・データ・ハイウェイを渡り遠隔プロセッサ１
４からの指令を受信することによって附勢される。もし
指令の後にデータがあるならば、それは、メモリ７２内
に入れられるべきソフトウェアであるか、もしくは各セ
ンサ１２に関連するデータ上で行われる動作を制御する
変数のいずれかである。指令は、センサに関係した動作
を行うよう、もしくはかかる動作の結果を遠隔プロセッ
サ１４に通信するよう、スマート・センサ１０に指示し
得る。

局部指令モード動作は、制御命令が通信インタフェース
３０の局部制御ボートを通して携帯用コンピュータのよ
うな局部プロセッサによって与えられるということを除
いて、遠隔指令モードの動作と同様である。局部プロセ
ッサは、携帯用レコーダとして、及び／またはサービス
／較正装置として用いられる携帯用ディジタル・コンピ
ュータであって良い。局部指令モードの間中、遠隔指令
モードは、不能とされる。

主モードである正常モードは、プラント要素が定常もし
くは安定状態にある間に動作し、そして指令モードは活
性されない、制御プロセッサ２４が故障の発生もしくは
今にも起ころうとしている故障を表し得るいくつかのあ
らかじめ定められた異常センサ信号状態の１つを観察す
るとき、制御プロセッサ２４は遠隔プロセッサ１４に警
報し、次にもし所望ならば、遠隔プロセッサ１４は、遭
難における要素の監視を直接制御することができるよう
に、遠隔指令モードを開始する。一般に正常モードは、
直接センサ・データ監視の時間のかかる仕事から遠隔プ
ロセッサ１４を解放する。

可変速度モードは、外部制御器から、もしくは例えば、
可変の速度プラント要素における回転速度計信号の変化
の検出によって附勢される。この監視モードは、あらか
じめ定められた速度もしくは速度増分において要素セン
サ１２を監視する、特別の信号処理及び分析ルーチンの
実行の結果生じる。一般に分析の結果は、直ちに、遠隔
プロセッサに利用される。

制御プロセッサ２４が特定のトリガ事象もしくはイベン
トを認めるときはいつも、過渡モードが附勢される。ト
リガ事象は、ディジタル入力信号における変化、もしく
は要素センサ信号の状態における異常変化のいずれかで
ある。このモードにおいて、感知された信号のサンプリ
ングがしばしば生じ、特別のセンナ信号処理の結果は、
直ちに遠隔プロセッサ１４に利用されるであろう６第２
Ａ図及び第２Ｂ図は、第１図のセンサ前処理モジュール
４０の１つを詳細に示す、該モジュール４０は、しゃ断
層波数の１オクターブ内で７２ｄＢのダイナミックレン
ジ及び１０ｄＢのロールオフ（ｒｏｌｌｏｆｆ）を与え
る。入力マルチプレクサ８０（第２Ｂ図）は、チャンネ
ル選択ラッチ８２内に記憶されたチャンネル選択信号に
基づいて７つのアナログセンサ信号の１つもしくは検査
信号を選択する。チャンネル選択ビットは、データ収集
区分のサンプリング制御コンピュータ５０によって供給
される。適切な入力マルチプレクサＡＤ７５０７は、ア
ナログ・デバイス（＾ｎａｌｏｇ　　Ｄｅｖｉｃｅ）か
ら入手可能であり、そして適切なラッチ７４ＨＣ３７３
は、ナショナル・セミコンダクタ（ＮａｔｉｏｎａｌＳ
ｅｍｉｃｏｎｄｕｃｔｏｒ）から入手可能である。差動
センサ信号は、＾ｎａｌｏｇＤｅｖｉｃｅからのＡ　Ｄ
　６２５増幅器のようなプログラム可能な利得制御増幅
器に与えられる。増幅器８４の利得は、抵抗回路網８８
を通してＡ　Ｄ　７５０７のような利得制御マルチプレ
クサ８６によって設定される。抵抗回路網８８は、以下
の抵抗値の抵抗器を有する対称回路網である：２０ｋ、
１０に−４，９９ｋ、２．４９ｋ、１．２４ｋ、６１９
．１．２４ｋ、６１９、１．２４ｋ、２．４９ｋ、４．
９９ｋ、１０ｋ、及び２０に、利得制御マルチプレクサ
８６は、コンピュータ５０からのビットを受信しかつ７
４ＨＣ３７３ラツチであって良い利得選択ラッチ９０に
よって制御される。プログラム可能な利得制御増幅器８
４の出力は、マルチプレクサ９４（第２Ａ図）に取り付
けられた抵抗器アレイ９２に与えられる。マルチプレク
サ９５は、増幅器９７及び抵抗器アレイ９８を通して、
第１のプログラム可能なフィルタ９６に差動信号を出力
する。マルチプレクサ９４及び９５は、ＡＤ７５０７マ
ルチプレクサであって良く、他方、抵抗器アレイ９２及
び９８は各々２５５ｋ、１２７ｋ、６．４に＝３１．６
ｋ、１５．８ｋ、７．６８ｋ、３．７４ｋ、及び１．６
９にの値を有する抵抗器を含んでいる。増幅器９７は、
実際、フィルタ９６の第１段増幅器であり得る。マルチ
プレクサ９４及び９５による入力９２及び出力９８抵抗
器の選択はデータ収集区分２０のサンプリング制御コン
ピュータ５０からの周波数選択制御ビットを受信する。

　７４ＨＣ３７３のような周波数選択ラッチ１００によ
って制御される、センサ信号は、ナショナル・セミコン
ダクタから入手可能なＭＦ６−５０、もしくはより安定
なＭＦ６０型のような低域のプログラム可能な６極フイ
ルタ９２．１０２及び１０４によってろ波される。プロ
グラム可能なフィルタ９６．１０２及び１０４のしゃ断
周波数及びロール・オフの特性は、ＲＣＡ　７４ＨＣ４
０５１のようなマルチプレクサ１０６によって生成され
るブロック信号によって制御される。クロック周波数は
、しゃ断周波数の５０倍である。マルチプレクサ１０６
は、ゾール（Ｄｅｌｅ）から入手可能なＸ　Ｏ−４３８
のような１メガヘルツのクロック１０８、及びモトロー
ラ（Ｍｏｔｏｒｏｌａ）から入手可能なＭＭ７４ＨＣ７
３とＭ　Ｃ１４０１８Ｂのような割り算器１１０−１１
６によって与えられる種々のクロック信号から選択する
。

フィルタ及び利得制御されるセンサ信号は、アナログ・
デバイス（＾ｎａｌｏｇ　Ｄｅｖｉｃｅ）からＡ　Ｄ　
５８５として入手可能な第３図のサンプルホールド回路
５２及び５４の１つに与えられる。サンプルホールド・
パルスは、制御プロセッサ２４によって発生される、イ
ンテル（Ｉｎｔｅｌ　）からの８７５１のようなサンプ
リング制御コンピュータ５０は、一般に入手可能なＶ　
Ｅ　ＲＴ　１３７を経てデータ収集制御チャネル母線１
３６を渡り、制御プロセッサ２４からの指令及びサンプ
リング・クロック信号を受信する。ラッチ可能化デコー
ダ１３８を通るサンプリング制御コンピュータ５０は、
データ母線１４０を渡って送信され、センサ前処理区分
１８のラッチ８２．９０及び１００内に与えられるチャ
ンネル、利得及び周波数選択ビットをラッチする。該デ
コーダ１３８は、既知の３から８ビツトまでのデコーダ
である。サンプリング・コンピュータ５０は、またアナ
ログ〒ディジタル変換器５８に与えられるべきサンプル
を選択するように、モトローラ（ＭｏＬｏｒｏｌａ）か
ら入手可能な４０５３マルチプレクサであって良いマル
チプレクサ５６を制御する。Ａ／Ｄ変換器５８は、アナ
ログ・デバイスから入手可能なＡＤ７５フ２であって良
い。

変換の開始は、サンプリング制御コンピュータ５０によ
って制御され、Ａ／Ｄ変換器５８は変換を終了したとき
、それをサンプリング・コンピュータ５０に示す。Ａ／
Ｄ変換器５８の出力は、データ母線１４６を渡って７４
ＨＣ３７３のようなデータ・ラッチ１４８に転送される
。コンピュータ５０はまた、同じ＜：　７４ＨＣ３７３
ラツチであって良いアドレス・ラッチ１５０内に記憶さ
れていて、データ収集制御チャンネル１３６を渡り制御
プロセッサ２４から受信される開始アドレスに基づいて
、適切なアドレスを出力する。データ及びアドレスがラ
ッチ１４８及び１５０内に記憶された後、直接メモリ・
アクセス（ＤＭＡ）制御回路１５２は、ラッチ１４８に
おけるデータを、ラッチ１５０のアドレスによって指定
されるディジタル信号処理区分２２のメモリ７２におけ
る記憶場所に転送するよう附勢される。ＤＭＡ転送は、
変換器５８の最大サンプリング率の、２００　ｋＨｚの
転送周波数で動作し得る。直接（ダイレクト〉メモリ・
アクセス転送が達成されたとき、ＤＭＡＩＩｆ御回路１
５２は、サンプリング制御コンピュータ５０に通報する
。

ＤＭＡ制御回路１５２の詳細が第４図に示されている。

ＤＭＡ開始信号がＤＭＡ制御回路１５２に与えられると
、データラッチ１４８に対する出力ラッチ可能化信号が
インバータ回路１５４によって発生され、そしてＤフリ
ップ−フロップ１５６は、直接メモリ・アクセスが進行
中であるということをサンプリング制御コンピュータ５
０へ戻り示すためにリセットされる。ＤＭＡ開始信号は
、排他的論理和回路１５８を通してＪｋフリップ−フロ
ップ１６０に与えられ、該Ｊｋフリップーフロップ１６
０は、保持要求信号をディジタル信号プロセッサ７０に
出力する。保持承認信号が、遅延の後、インバータ１６
２を通してＤフリップ−フロップ１６４に与えられると
、ＮＡＮＤゲート１６６、及びその後のインバータ１６
８と１７０は、ディジタル信号処理区分２２のメモリ７
２に与えられるＤＭＡ書込み可能化、及びＤＭＡチップ
選択信号を生成し、そしてこれらの信号は、少なくとも
約１００ナノ秒の幅を有していなければならない、この
幅は、Ｄフリップ−フロップ１６４によるプロセッサ７
０からのクロック−アウト１信号のクロッキングによっ
て確保される。

インバータ１７０の出力はまた、アドレス・ラッチ１５
０及びデータ・ラッチ１４８の出力をも附勢し、Ｄフリ
ップ−フロップ１５６をリセットすることによってＤＭ
Ａ転送が達成されてしまったことを承認する。転送の完
了に関連するクロック信号が、Ｄフリップ−フロップ１
６４に与えられると、それはリセットされ、それにより
Ｊｋフリッ１−フロップ１６０をプレセットし、プロセ
ッサ７０が正常の動作を再開するのを許容する。

第５Ａ図〜第５Ｆ図は、サンプリング制御コンピュータ
５０によって行われるプロセスを示す。

プロセッサ５０がスマート・センサ１０における共通の
リセットによって初期設定される（ブロック２００；第
５Ａ図）と、プロセッサ５０は、データ収集制置チャン
ネン母線１３６のシリアル線を渡る指令を受信するのを
待つ（ブロック２０２）。

指令が有効であるか否かについて決定が為され（ブロッ
ク２０４）もし有効でないならば、エラー・メツセージ
が制御プロセッサ２４に送られろくブロック２０６）。

もし指令がセンナ前処理区分１８の周波数選択及び利得
制御設定のうちの設定を指示するならば、プロセスは、
適切な値を出力する（ブロック２１Ｏ）。次に、指令が
単１つのチャンネルの、もしくは複式のチャンネルのサ
ンプリングに対するのもであるか否について決定が為さ
れる（ブロック２０８＞、もし指令が単１つのチャンネ
ルのサンプリングを示すならば、サンプルホールド回路
５２（第１のチャンネル）がＡ／Ｄ変換器５８に対する
入力として使用されるべきであるということを該指令が
指示するか否かに関する決定が為される（ブロック２１
４）、もし、指示するならば、第１のマルチプレクサ（
ＭＵＸｌ）のチャンネルが可能化され（ブロック２１６
）、その後、アドレス・ラッチ１５０に開始アドレスを
出力すること（ブロック２１８）が続く、開始アドレス
は、データ収集及び制御チャンネル母線１３６を渡って
制御プロセッサ２４から受信されるセンサ・サンプリン
グ指令の部分である。もし第２のチャンネルが選択され
たならば、該第２のチャンネルが可能化され（ブロック
２２０）、その後、開始アドレスの出力が続く（ブロッ
ク２２２）。

次に、外部の割込み（インタラブド）が可能化され（ブ
ロック２２４；第５Ｂ図）、その後、ループ（ブロック
２２６）が続き、該ループは、インタラブド・ルーチン
（ブロック２２８）によるプール変数の設定を待つ、こ
のインクラブド・ルーチン（ブロック２２８；第５Ｃ図
）は、単に外部のインタラブドを不能化しくブロック２
３０）、外部のインタラブド・ビンにおいて制御区分１
６からのサンプルクロック信号の存在を示すプール変数
を設定しくブロック２３２）　、そしてリターンする（
ブロック２３４）。

次に、Ａ／Ｄ変換器５８が附勢され（ブロック２３６；
第５Ｂ図）、該変換器の出力は、ラッチ１４８内に記憶
され、そしてコンピュータ５０は、変換の完了を待つ（
ブロック２３８）、外部のインタラブドが可能化され（
ブロック２４０＞　、その後、サンプル・クロック・イ
ンタラブドを待つ（ブロック２４２〉ことが続く、第２
のサンプル・クロックが到着すると、先の変換がデータ
・ラッチ１４８内にラッチされるのと同時にＡ／Ｄ変換
器５８が開始される（ブロック２４４）のを可能とする
。変換器５８が開始された後、ＤＭＡ転送が開始される
（ブロック２４’６）、ＤＭＡが完了する（ブロック２
４８；第５Ｄ図）と、制御プロセッサ２４によって指令
されるデータ点の数が取られたか否かについて決定が為
される（ブロック２５０）、もし取られたならば、外部
のインクラットが不能化され（ブロック２５２）　、そ
の後、サンプリングが完了したということを制御プロセ
ッサ２４に指示する（ブロック２５４）。この指示は、
制御プロセッサ２４が、ディジタル信号処理区分２２に
信号分析を開始する指令を送り、かつデータ収集区分１
８にもう１つのセンサをサンプルする指令を送るのを可
能とする。もしすべてのサンプルが未だ得られていない
ならば、新しい直接メモリアクセス転送アドレスがアド
レス・ラッチ１５０に出力され（ブロック２５６）、そ
の後、サンプリング・ループの頂部に戻る。

もし複式のチャンネル・サンプリングが生じるべき場合
には、直接メモリ・アドレス転送に対する交互のアドレ
スがアドレス・ラッチ１５０に与えられている間に、マ
ルチプレクサ５８の交互の入力が選択されるということ
を除いては、プロセスは、単一チャンネルに関して前述
したものと実質的に同じである。複式の、すなわち２つ
のチャンネル・サンプリング指令は、ＤＭＡ記憶に対す
る２つの開始アドレスを含んでいる。

最初に、マルチプレクサ・チャンネル１（ＭＵＸｌ）が
可能化され（ブロック２５８；第５Ａ図）、その後、ラ
ッチ１５０に開始アドレスを記憶する（ブロック２６０
）、次に（第５Ｅ図）、外部のインタラブドが不能化さ
れ（ブロック２６２）、その後、サンプル・クロック信
号を待つ（ブロック２６４）、次に、Ａ／Ｄ変換器が開
始され（ブロック２６６）　、他方、ラッチ１４８は新
しいサンプルを得るために附勢され、従って、起動に関
連した不能な先のサンプルは捨てられる。変換が完了す
る（ブロック２６８）と、マルチプレクサ５６は、サン
プルホールド回路５４から変換器５８にサンプルを転送
するために可能化される（ブロック２７０）、ラッチ１
４８の附勢を含めて変換器５８が附勢され（ブロック２
７８）　、サンプルホールド回路５２から得られた先の
サンプルに対しＤＭＡ転送を開始する（ブロック２７４
）。

ＤＭＡが完了する（ブロック２７６）と、サンプルホー
ルド回路５４に接続される、マルチプレクサ・チャンネ
ル２（ＭＩＪＸ２）の出力に対する新しいアドレスが出
力される（ブロック２７８）、先に附勢された変換が完
了すると（ブロック２８０：第５Ｆ図）、サンプルホー
ルド回路５２に対するマルチプレクサ・チャンネル１（
ＭＵＸＩ）が可能化される（ブロック２８２）、次に、
外部インタラブドが可能化され（ブロック２８４）、そ
の後に、サンプルクロック信号を待つインタラブド待ち
ループ（ブロック２８６）が続く、サンプルクロック信
号が到着すると、変換器５８が開始され（ブロック２８
８）、その後に、マルチプレクサ・チャンネル２からの
サンプルのＤＭＡ転送（ブロック２９０）が続く。ＤＭ
Ａ転送が完了すると（ブロック２９２）、すべてのサン
プルが収集されたか否かに関する決定が為され（ブロッ
ク２９４）、そしてもしすべてのサンプルが収集された
ならば、外部インタラブドが不能化されて（ブロック２
９６）＋サンプル完了メツセージが制御プロセッサ２４
に送られる（ブロック２９８）。もしデータのサンプリ
ングが完了していないならば、マルチプレクサ１からの
サンプルを記憶するための場所を指示する新しいアドレ
スがラッチ１５０内に記憶される（ブロック３００）。

ＤＭＡ転送の開始において、ディジタル信号プロセッサ
７０（第６図）は、データ収集区分２０からのＤＭＡ保
持指令を受信し、動作の一時停止後それを承認もしくは
肯定する。適切なディジタル信号プロセッサは、ＴＭＳ
３２０２０プロセッサとしてＴｅｘａｓ　Ｉｎ５ｔｒｕ
仔ｅｎｔｓから入手可能である。

ＤＭＡの転送中、書込み可能化信号がＲＡＭ３０１に与
えられ、データ母線３００に関するデ−タ・サンプルが
、アドレス母線３０２に関するアドレスに記憶される。

正常のメモリ動作は、ＰＲＯＭ３０６及びＲＡＭ３０１
の双方に対して待ち状態制御回路３０４によって指示さ
れる。適切な待ち状態制御回路は、Ｔｅｘａｓ　Ｉｎｓ
ｔｒｕｍｅｎｔｓのＴＭ　Ｓ　３２０２０ユーザ・ガイ
ドに記載されている。

すべてのサンプルがＲＡＭ３０１内に記憶されてしまう
と、制御区分１６からの指令を受信した後、ディジタル
信号プロセッサ７０は、サンプルに関する適切なディジ
タル信号処理を行う。該処理を行うための制御プログラ
ムは、最初から、プログラム可能なリード・オンリ・メ
モリ（ＰＲＯＭ）３０６に記憶されており、そしてＲＡ
　Ｍ　３０１がより早いのでメモリ３０６からＲＡ　Ｍ
　３０１に移されて、プロセッサ７０によって高い実行
速度を可能とする。処理の結果は、プロセッサ２４への
転送の受信の承認もしくは肯定応答（アクノレツジ）が
プロセッサ７０に割込む（インタラブド）ことによって
示されるインタラブドの初期接続手順機構を用いて、出
力ラッチ３１０を経て並列データ母線３２０を渡り、制
御プロセッサ２４に出力される。プロセッサ７０への転
送は同じ方法で承認（アクノレツジ）される。出力ラッ
チ３１０は、新しいディジタル信号処理プログラム並び
に指令がディジタル信号プロセッサ７０に転送されるの
を可能とする双方向ラッチである。適切なＰＲＯＭは、
インテル（Ｉｎｔｅｌ　）から入手可能な２フＣ６４で
あり、適切なＲＡＭは日立から入手可能な６２２５６で
あり、一方適切な単方向及び双方向ラッチは、７４ＨＣ
３７３ラツチから創設され得る。

第７Ａ図−第７Ｅ図に示されるディジタル信号プロセッ
サ７０によって実行されるプロセスは、デイフォルトを
設定することによって（ブロック３５０）かつ上述の、
ＦＲＯＭからＲＡＭへの制御プログラムの転送のような
他の処理を実行することによって開始される０次に、プ
ロセッサ７０は、指令が出力ラッチ３１０内に記憶され
たことを示すインタラブドを待つ（ブロック３５２）。

指令が受信されると、該指令は、それが有効な指令であ
るか否かを決定するためにチエツクされる（ブロック３
５４）。もし有効な指令でないならば、エラー・メツセ
ージが制御プロセッサ２４に送られる（ブロック３５６
）、もし、それが有効な指令であるならば、該指令は、
いくつかの長い指令であり得る指令リストに加えられる
（ブロック３５８）、この検査は、例えば１２８のサン
プルを取る特定のセンサを選択しかつサンプリングする
ための最初の指令を含み、その最初の指令の後、サンプ
ルを平均することのような作用を行う指令が続き、さら
にその後、結果を制御コンピュータ２４に出力する指令
が続く。最後の指令でないならば（ブロック３６０）　
、プロセスは、次の指令を待つためにループ・バックす
る（ブロック３５２）。もしそれが最後の指令であるな
らば、指令リストは、受信の順番で処理される（ブロッ
ク３６２）、すべての指令が処理されてしまうと、完了
メツセージが制御プロセッサ２４に送られる（ブロック
３６４）。

第７Ｂ図は、指令リストを処理するためのループを示す
、リスト上の第１の指令が処理され（ブロック３６６）
た後、もう１つの指令がリスト上にあるか否かに関して
決定される（ブロック３６８）。もしもう１つの指令が
なければ、リターンが生じる（ブロック３７０）。

第７Ｃ図は、命令を処理するために行われるブロック３
６６のステップを示す。最初に、指令がデータを処理す
べきであるか、もしくは結果を通信すべきであるかに関
して決定（ブロック３７２）が為される。もし通信がタ
スクであるならば、プロセッサ７０は、プロセッサ２４
に伝送されるべきデータに対する検査合計を生成しくブ
ロック３７４）　、送られるべきデータに該検査合計を
付加し、そして初期接続手順インタラブドがプロセッサ
２４から受信されるごとに、ラッチ３１０を通して一度
にデータの１ワードだけを出力するデータ送信ルーチン
を呼び出す。このルーチンは、当業者によって提供され
得る。次に、リターンが生じる（ブロック３７８）。

もし、結果が通信されるべきであることを指令が指示し
ないならば、プロセスが静的プロセスであるか否かにつ
いて決定が為される（ブロック３８０）、もしプロセス
が静的プロセス（静的プロセスとは、１０Ｈｚより低い
非常に低周波の信号を意味する）であるならば、収集さ
れたデータに対するディジタル・フィルタのパラメータ
が、記憶されなセンサ信号の型に従って決定される（ブ
ロック３８２）、これらのパラメータは、センサをフィ
ルタ特性に相関させるテーブルに記憶される。次に、適
切なフィルタ・ルーチンが行われ（ブロック３８４）、
その後、リターン（ブロック３８６）が続く。

もしプロセス・データ指令が動的データに対するもので
あるならば、バッファが定義もしくは確定されるべきで
あるということを指令が特定するか否かについて決定が
為される（ブロック３９０；第７Ｄ図）、もし入力及び
出力バッファのようなディジタル信号処理バッファが定
義もしくは確定されるべきであるならば、バッファ定義
もしくは確定の型について決定が為される（ブロック３
９２−３９８）、適切な指令に対して適切な設定作用が
行われ（ブロック４００−４０６）た後、リターン（ブ
ロック４０８−４１４）が続く。入力バッファの確定（
ブロック３９２）は、データ収集区分２０からのデータ
がどこで見付けられるかを決定する。結果のバッファは
、単一ディジタル信号処理動作からのデータの配置に対
して確定されなければならない。これはまた、いずれか
のＤＳＰ指令が実行される前に確定されなければならな
い、ディジタル信号プロセッサ７０は、いくつかの信号
処理動作からの結果を平均するよう指示されるので、平
均バッファは、かかるデータを記憶するよう確定されな
ければならない（ブロック３９６）、先に特定されたバ
ッファのすべての長さは、データ長指令によって設定さ
れる〈ブロック３９８′）。

もし指令が動的ディジタル信号処理指令であるならば、
指令の型は、実行されるべきプロセスの型に従って決定
される（ブロック４１６−４２６　　　。

：第７Ｅ図）。もし指令がウィンド指令であるならば、
データは、適切なウィンドによって修正され（ブロック
４２８）た後、リターン（ブロック４３０）が続く。も
しＦＦＴ（高速フーリエ変換）が指令であるならば、Ｆ
ＦＴが実行され（ブロック４３２）た後、リターンする
（ブロック４３４）。

もし０度及び３６０度間の位相偏移に対する位相補償指
令が入力されるならば、位相補償が行われ（ブロック４
３６）た後、リターンする（ブロック４３８＞、もし指
令が、逆ＦＦＴが行われるべきであることを示すならば
、逆ＦＦＴが行われ（ブロック４４０）た後、リターン
する（ブロック４４２）、もし指令が、バッファに結果
を蓄積するためのものであるならば、次に、結果が蓄積
され（ブロック４４４）、その後リターンする（ブロッ
ク４４６）。もし指令が、平均がゼロにセットされるべ
きであるということを指示するならば、これが行われ（
ブロック４４８）た後、リターンする（ブロック４５０
）。第７Ｅ図の一番下に示されるように、動的ディジタ
ル信号処理指令の池の型は、メモリ３０６内に記憶され
たルーチンに適切なルーチンを単に加えることによって
実行され得る。

ディジタル信号プロセッサが出力ラッチ３１０に１６ビ
ツト出力の結果のいずれかの可変の数をロードすると、
インタラブドは、第８図に示される制御区分１６の制御
プロセッサ２４に通信される。制御プロセッサ２４は、
好ましくはインテル（Ｉｎｔｅｌ　）から入手可能な８
０９６プロセツサである。アドレス／データ母線３２０
上の結果は、ラッチ５００へ通され、制御プロセッサ２
４に利用される。プロセッサ２４のすべての動作は、Ｐ
ＲＯＭ５０４及びＲＡＭ５０２によって制御される。適
切なランダム・アクセス・メモリは、６２２５６　ＲＡ
Ｍとして日立から入手可能であり、そして適切なプログ
ラム可能なリード・オンリ・メモリは、２７Ｃ６４チツ
フテある。ＲＯＭ５０４からのプログラム、及びＲＡＭ
５０２からのデータもしくはプログラムを検索するため
のアドレスは、ラッチ５０８を介し、アドレス母線５０
６を渡って転送されるアドレスに基づいて検索される。

アドレス・ラッチ５０８は、７４ＨＣ３７３のような単
一方向ラッチである。プログラム命令もしくはデータは
、好ましくは一般に、入手可能な双方向ラッチ７４１−
ＴＣ２４５であるデータ・ラッチ５００を介して、制御
プロセッサ２４に逆転送される。

制御プロセッサ２４が周辺装置にアクセスすることが必
要であるとき、制御プロセッサ２４は、チップ可能化デ
コーダ５１２を介してチップ可能化信号を生成する。制
御プロセッサ２４は、チャンネル１３６に接続される一
般に入手可能なＵＡＲＴ５１３を用いて、指令をデータ
収集区分２０に直列的に通信する。制御プロセッサがデ
ィジタル信号プロセッサ７０と通信することが必要であ
るとき、かかる通信は、結合の並列アドレス／データ母
線３２０を渡って行われる。制御プロセッサ２４が遠隔
プロセッサ１４、ローカル出力もしくはデータ・ハイウ
ェイと通信するとき、かかる通信は、インテル（Ｉｎｔ
ｅｌ）から入手可能な、オン−チップ同期通信制御器を
有する８０４４チツプのような通信プロセッサ５１４を
含んでいる、通信インタフェース３０を介して行われる
。プロセッサ５１４は、いくつかのコンピュータに接続
される母線とインタフェースするのに適している一般に
入手可能な一般のＲ５４２２ドライバ５１６を通して、
オン：チップ遠隔プロセッサと通信し得る。通信プロセ
ッサ５１４がローカル出力を通して通信するとき、エク
サール（Ｅｘａｒ　）から入手可能なＸ　Ｌ　８８Ｃ６
８１のような一般の非同期レシーバ／トランスミッタが
マキシム（Ｍａｘｉｍ）から入手可能なＭ　Ａ　Ｘ　２
３２のようなＲＳ　２３２ライン・ドライバと一緒に用
いられる０通信はまた、センサ・データ・ハイウェイ・
インタフェース５２１を介してセンサ・データ・ハイウ
ェイを渡り遠隔プロセッサ１４にも向けられる。

時々制御プロセッサ２４は、センサ前処理区分１０、デ
ータ収集区分２０及びディジタル信号処理区分２２が正
当に働いているか否かを決定するために装置全体に関す
る診断検査を行う、かかる検査を行うために、制御プロ
セッサ２４は、既知のディジタル値をラッチ５２２にロ
ードし、該ラッチの内容をチップ可能化デコーダ５１２
を介してＤ／Ａ変換器２８に転送するのを可能化すると
共に、種々の区分を制御するためにデータ収集制御チャ
ンネル母線１３６とアドレス／データ母線３２０とを渡
り、適切な可能化信号を転送する。

ディジタル−アナログ変換器２８は、センサ前処理区分
１８における入カマルチブレクサ４２の入力ボートの１
つに接続される。あらかじめ決定された信号は、センサ
前処理区分１８によって条件付けられ、データ収集区分
２０によってサンプリングされ、そしてディジタル信号
処理区分２２によって分析される。検査信号の分析の結
果は、制御プロセッサ２４によって予報された結果と比
較され、２つの値が一致しないとき、すなわち差が受容
可能な誤差しきい値の外にあるときはいつも保守信号が
送出される。

第９Ａ図は、制御プロセッサ２４によって実行される主
なプロセスを示す。最初に、プロセスは、どの外部通信
ボートが活性しているべきであることを決定しくブロッ
ク６００）、次に、活性ボートにリセットを送る（ブロ
ック６０２）。制御プロセッサ２４は、次に、Ｆ　ＲＯ
Ｍ　５０４に対するデイフォルト処理が行われたが否か
を決定する。

もし行われていないならば、ＲＡＭ　５０２内に記憶さ
れるべき制御プログラムの検索を含むデイフォルト処理
が行われる（ブロック６０６）。適切なプログラムがロ
ードされ、がっ制御プロセッサ２４によって実行される
べきタスクが確定されると、制御プロセッサは、データ
・サンプリングを制御するためのループに入る。

ループの開始において、プロセッサ２４は、次に処理を
行うべきセンサ・タスクのいずれが、センサ・サンプリ
ング・シーケンス・テーブルを検査しているかを決定す
る（ブロック６０８）、シーケンス・テーブルは、あら
かじめＰＲＯＭ５０４に記憶されるか、もしくはプロセ
ッサ１４からダウン・ロードされ得、そして利得及びし
ゃ断層波数と、サンプリング率と一緒に必要なマルチプ
レクサのチャンネル及びサンプル数とに対する設定（セ
ツティング）を含んでいる。プロセッサ２４は次にこの
情報を指令内に累積し、該指令は直列的もしくは逐次的
にサンプリング制御コンピュータ５０に送られ（ブロッ
ク６１０）、その後プロセッサ２４は、特定されたデー
タ点の数の収集が行われたことを示すサンプリング制御
コンピュータ５０からの通信を待つ（ブロック６１２〉
。

プロセッサ２４は次に母線３２０を渡り、ディジタル信
号プロセッサ７０による適切な処理を開始する指令を送
る（ブロック６１４）、処理の型もまたシーケンス・テ
ーブルに記憶され得る０次に、プロセッサは、処理が完
了したというインジケータをディジタル信号プロセッサ
７０が出力するまで待つ〈ブロック６１６）。ディジタ
ル信号処理が完了すると、制御プロセッサ２４は、結果
が制御プロセッサ２４によって検索されるべきであるか
否かを、例えば、シーケンス・テーブルからのスレショ
ールドとの比較、もしくは信号のために前もって記憶さ
れた基準値との比較によって決定する（ブロック６１８
）。もし結果が検索されるべきでないならば、プロセッ
サ２４は、指定されたセンサと関連したタスクが完了し
てしまったということを反映するためにタスク・スケジ
ューラを更新しくブロック６２０）、次に、通信インタ
フェース３０を介して入力通信が要求されたが否かにつ
いて決定する（ブロック６２２）。もし要求されたなら
ば、第９Ｄ図の入力通信ルーチンが呼出される（ブロッ
ク６２４）。もし要求されなかったならば、処理が停止
されるべきであるが否かについて決定が為される（ブロ
ック６２６）。

もし処理が停止されるべきであるならば、プロセッサ２
４は、開始処理インタラブドを待っ状ｇ（ブロック６２
８）に入る。もし処理が停止されるべきでなければ、シ
ーケンス・テーブルから次のセンサ指定を取る（ブロッ
ク６０８）ことによってセンサ・サンプリングのための
ループが続く。

もし分析処理の結果が制御プロセッサ２４によって受信
される必要があるならば、要求（リクエスト）がプロセ
ッサ７０に送られ（ブロック６３０）、その後第９Ｂ図
に述べられる、ディジタル信号プロセッサ７０からのデ
ータを受信するためのルーチンが呼び出される（ブロッ
ク６３２）、もし受信後、ディジタル信号プロセッサ７
０からのデータが適切な工学単位に変換される必要があ
るならば、この変換が行われ（ブロック６３４）、その
後、処理されたデータが遠隔プロセッサ１４、局部ボー
トもしくはデータ・ハイウェイに伝送されるべきである
か否かについて決定が為される（ブロック６３６）、も
し伝送されるべきであるならば、第９Ｃ図の出力通信ル
ーチンが呼び出される（ブロック６３８）。

制御プロセッサ２４が、受信されたデータに関するさら
なる分析を行うことも可能であり、そしてかかるさらな
る分析が必要であるか否かについて決定が為される（ブ
ロック６４０）、もし必要であるならば、データは、例
えば、受信されたデータを最小及び最大値（スレショー
ルド）と、また他のセンサ値と比較することによって分
析され（ブロック６４２）、そして警報が遠隔プロセッ
サ１４に送られるべきであるか否かについて決定が為さ
れる（ブロック６４４）。もし警報が送られるべきであ
るならば、第９Ｃ図の出力通信ルーチンが呼び出される
（ブロック６４６）。

ディジタル信号プロセッサからデータを受信するための
通信ルーチンが第９Ｂ図に示されている。

このルーチンは、アドレス／データ母線３２０からのワ
ードを入力しくブロック６６０）　、かつプロセッサ７
０に肯定応答（ＡＣＫ）を送る（ブロック６６２）こと
によって開始する。承認もしくは肯定応答（アクノレツ
ジ、ＡＣＫ）は好ましくは、インタラブドであるが指令
語であっても良い。ディジタル信号プロセッサ７０から
の通信における最初のワードがメツセージの長さを示し
ても良いし、また特別のメツセージ終結ワードが後で送
られても良い、制御プロセッサ２４は、メツセージ終結
が受信されたか否かについて決定する（ブロック６６４
）、もし受信されていなければ、プロセスは続く。もし
メツセージ終結が受信されたならば、リターン（ブロッ
ク６６６）が生じる。

第９Ｃ図の外部通信出力ルーチンは、プロセッサ５１４
に不能化指令を送ることによって、通信が行われるべき
チャンネル以外のすべてのチャンネルを不能化する（ブ
ロック６７０）ことによって開始する。プロセッサ２４
は、次に、メツセージが完了する（ブロック６７４）ま
で−度に１バイトのメツセージを送る（ブロック６７２
）、適切な通信プロトコルが使用されるべきである。メ
ツセージが送られた後、リターン（ブロック６７６）が
生じる。

第９Ｄ図に示された入力通信ルーチンは、通信に対する
要求（リクエスト）について通信プロセッサ５１４に肯
定応答（アクノレツジ）することにより開始する。次に
、メツセージが受信されたチャンネル以外のすべてのチ
ャンネルが不能化されるべきであるということを示す指
令が通信プロセッサ５１４に送られる（ブロック６８２
）。次に、制御プロセッサ２４は、通信プロセッサ５１
４がらのメツセージを受信する（ブロック６８４）。

メツセージは検査合計が正しいか否かを決定するために
検査され（ブロック６８６）、もし正しくなければ、誤
り指示が、通信プロセッサ５１４に送られ（ブロック６
８８）、該通信プロセッサ５１４は、それを適切な通信
装置に転送する。プロセッサ５１４への適切な指令を用
いて、すべてのチャンイ・ルの可能化を含むリターンが
生ずる（ブロック６９０）。

もし受信されたメツセージが、制御プロセッサ・メモリ
５０２内にロードされるべきデータを含むならば（ブロ
ック６９２）　、該データは、適切なメモリ場所に移動
され（ブロック６９４）、その後、リターンが生じて（
ブロック６９６）、すべての不能化されたチャンネルを
可能化する。もしデータがディジタル信号プロセッサ（
ＤＳＰ）７０にダウンロードされる（ブロック６９８）
べきであるならば、ＤＳＰ７０に対してメツセージが構
成され（ブロック７００）　、そしてプロセッサ７０と
通信するための通信ルーチンが呼び出され（ブロック７
０２）、その後、リターンして（ブロック７０４）、不
能化されたすべてのチャンネルを可能化する。もし処理
が停止すべきである（ブロック７０４）ことをメツセー
ジが示すならば、停止処理フラッグが設定され（ブロッ
ク７０６）た後、リターンして、不能化されたすべての
チャンネルを可能化する。もしデータがセンサ処理タス
ク情報であるならば（ブロック７１０）、メモリ５０２
内の適切なテーブルが更新され（ブロック７１２＞、そ
の後、すべての不能化されたチャンネルを可能化するリ
ターン（ブロック７１４）が続く６もし特定の特殊化さ
れたタスクが活性状態もしくは非活性状態にされる（　
ａｃｔｉｖａｔｅｄ　ｏｒｄｅａｃｔｉｖａｔｅｄ）べ
きであることをメツセージが示すならば（ブロック７１
６）、適切な状態が設定される。かかるタスクは、要素
が誤動作しているが否かを決定するために制御プロセッ
サ２４によって行われる分析の型を変更すべきであるが
も知れない、状態の設定後、リターンして（ブロック７
２０）、不能化されたすべてのチャンネルを可能化する
。

本装置は、制御区分１６において専門の診断システムを
履行することによって改善され得た。前述したように、
前処理モジュール４ｏは、マルチプレクサ９４及び９５
に関連したアンチーアライアジング（ａｎｔｉ−ａｌｉ
ａｓｉｎｇ）回路を必要とする、切り換えられるコンデ
ンサ・フィルタを含んでいる。

クロック区分と一緒に、アンチーアライアジング回路は
、もし切り換えられるコンデンサ・フィルタが用いられ
ないならば、除去され得る１代用のフィルタは、異なっ
たしゃ断層波数において１８の極を必要とするであろう
、データ収集区分において、もしディジタル信号プロセ
ッサがＤＭＡ要求（リクエスト）を受は入れるには忙し
すぎるならば、データ・サンプルは、次のサンプリング
・クロックが生成されるとき失われる。このような状況
でデータが失われないよう、少なくと６１６のサンプル
を記憶することができる記憶バッファを設けることが可
能である。もし価格が評価要素でないならば、制御及び
ディジタル信号処理プログラムをダウンロードするより
もむしろ、リード・オンリ・メモリと拡張するか、もし
くは磁気バブルメモリまたはフロッピ・ディスク・ドラ
イブのようなより遅い記憶装置を追加することにより、
メモリの記憶容量を増すことが可能である。

本発明の多くの特徴及び長所が以上の詳細説明から明ら
かであり、従って本願では、その本当の精神並びに範囲
内にあるすべての特徴及び長所を包含するよう意図して
いる。さらに、当業者には、多くの変更及び変化が容易
に為されるであろうので、図示しかつ説明した構成及び
動作そのものに本発明を制限することを望むものではな
く、本発明の範囲内にある適切な変更及び等傷物のすべ
てが考慮されるべきである。

【図面の簡単な説明】

第１Ａ図〜第１Ｃ図は、スマート・センサ装置１０の要
素を示すブロック回路図、第２Ａ図及び第２Ｂ図は、第
１Ａ図〜第１Ｃ図の信号条件付はユニット４０の１つを
詳細に示すブロック回路図、第３図は、第１Ａ図〜第１
Ｃ図のデータ収集区分２０を詳細に示すブロック回路図
、第４図は、第３図の直接手段アクセス制御回路を詳細
に示す回路図、第５Ａ図〜第５Ｆ図は、第３図のサンプ
リング制御コンピュータ５０により行われるプロセスを
示すフローチャート、第６図は、第１Ａ図〜第１Ｃ図の
ディジタル信号処理区分２２を詳細に示すブロック回路
図、第７Ａ図〜第７Ｅ図は、第６図のディジタル信号プ
ロセッサ７０により行われるプロセスを示すフローチャ
ート、第８図は、第１Ａ図〜第１Ｃ図の制御区分１６を
詳細に示すブロック回路図、第９ＡＩ図〜第９Ａ［［図
、第９Ｂ図、第９Ｃ図、第９ＤＩ図、第９ＤＩＩ図、及
び第９Ｅ図は、第８図の制御プロセッサ２４により行わ
れるプロセスを示すフローチャー１〜である。 図において、１０はスマート・センサ、１２は要素セン
サ、１４は遠隔プロセッサ、１６は制御区分、１８はセ
ンサ前処理区分、２０はデータ収集区分、２２はディジ
タル信号処理区分、２４は制御プロセッサ、２６はプロ
グラム及びデータ・メモリ、２８はディジタル・アナロ
グ変換器、３０は通信インタフェース、４２は入力マル
チプレクサ、５０はサンプリング制御コンピュータ、５
２及び５４はサンプルホールド回路、５６はマルチプレ
クサ、７０はディジタル信号プロセッサ、７２はディジ
タル信号プロセッサ区分メモリ、７４は局部プロセッサ
である。 特許出願人　　ウェスチングハウス・エレクＦＩＧ、Ｉ
Ｃ。 八ぞ　　　′ＡＸぞ ＦＩＧ、５Ａ。 ＦＩＧ、５Ｂ。 ＦＩＧ、　　５Ｃ。 ＦＩＧ、５Ｄ。 ＜＜＜ ロ　　　　　　　　　　　ロ　　　　　　　　　ロトｌ
（ｊ、　　／ｌ：５゜ ＦＩＧ、　　７Ｃ。 ＦＩＧ、　　７Ｄ。 算　　　ＦＩＧ、　　７Ｅ。 ＦＩＧ、　　９ＡＩＩ。 ＦＩＧ、　　９Ｄｒ。

Claims (1)

1. 【特許請求の範囲】 被監視要素のための１つもしくは２つ以上のセンサから
   のセンサ信号を処理しかつ分析するよう、遠隔プロセッ
   サに接続されたスマート・センサ装置であって： センサ信号の１つを条件付けかつ選択するための条件付
   け兼多重化手段と； センサ信号をディジタル・サンプルに変換するための変
   換手段と； 該ディジタル・サンプルを処理しかつ分析するための信
   号分析手段と； センサ信号の選択、条件付け及び収集を指定し、ディジ
   タル・サンプルに関して行われる分析の型を指定し、懸
   案中のセンサもしくは要素の故障を決定するためにセン
   サ信号の分析を行い、そして分析の結果を遠隔プロセッ
   サに通信するための制御手段と； を備えたスマート・センサ装置。