JPH01209771A - 半導体発光装置及びその製造方法 - Google Patents
半導体発光装置及びその製造方法Info
- Publication number
- JPH01209771A JPH01209771A JP63036072A JP3607288A JPH01209771A JP H01209771 A JPH01209771 A JP H01209771A JP 63036072 A JP63036072 A JP 63036072A JP 3607288 A JP3607288 A JP 3607288A JP H01209771 A JPH01209771 A JP H01209771A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- inp
- cladding layer
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000000903 blocking effect Effects 0.000 claims abstract description 37
- 238000005253 cladding Methods 0.000 claims description 52
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims 1
- 239000000835 fiber Substances 0.000 abstract description 9
- 239000013307 optical fiber Substances 0.000 abstract description 7
- 230000003287 optical effect Effects 0.000 description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011717 all-trans-retinol Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 101150110330 CRAT gene Proteins 0.000 description 1
- 101100347993 Caenorhabditis elegans nas-1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は光通信の光源に用いられる長波長帯域の端面
発光型ＬＥＤに関するものである。
発光型ＬＥＤに関するものである。
第３図は例えば昭和６２年春季電子情報通信学会総合全
国大会予稿集８８４に示された従来の端面発光型ＬＥＤ
を示す断面図であり、図において、αａはｎ型（以下ｎ
−と略す）ＩｎＰ基板、αＪはｎ−ＩｎＰ基板（２）上
に設けられたｎ−ＩｎＰ 第１クラッド層、ａ台はｎ
−Ｉ ｎＰ 第１クラッド層αＪ上に設けられ、ＩｎＰ
と格子整合のとれた１Ｆ−１，３μｍの禁止帯巾を有す
６ ＩｎＧａＡｓＰ活性層、０！ｉｌハＩｎＧａＡｓＰ
活性層（１４１上に設けられたｐ型（以下ｐ−と略す）
ＩｎＰ第２クラッド層、αηはｐ−ＩｎＰ第２クラッ
ド層α９上に設けられ、ｐ−ＩｎＰ第２クラッド層αり
まで達するストライプ状の溝部ｕｅを有し、ＩｎＰと格
子整合のとれたλＦ＝１．１ｐｍの禁止帯巾を有するｎ
−ＩｎＧａＡｓＰ電流阻止層、α樽はストライプ状の溝
部αｅを埋め込むようにｎ−ＩｎＧａＡｓＰ電流阻止層
α電流阻止層α机上ｐ−Ｉ ｎＰ第３タラツドＪ―、α
優はｐ−ＩｎＰ第３クラッド層ａａ上に設けられたＩｎ
Ｐと格子整合のとれたｌ＝１．３μｍの禁止帯巾を有す
るｐ−ＩｎＧａＡｓＰキャップ層、園はｐ側電極、Ｑυ
はｎ側電極である。
国大会予稿集８８４に示された従来の端面発光型ＬＥＤ
を示す断面図であり、図において、αａはｎ型（以下ｎ
−と略す）ＩｎＰ基板、αＪはｎ−ＩｎＰ基板（２）上
に設けられたｎ−ＩｎＰ 第１クラッド層、ａ台はｎ
−Ｉ ｎＰ 第１クラッド層αＪ上に設けられ、ＩｎＰ
と格子整合のとれた１Ｆ−１，３μｍの禁止帯巾を有す
６ ＩｎＧａＡｓＰ活性層、０！ｉｌハＩｎＧａＡｓＰ
活性層（１４１上に設けられたｐ型（以下ｐ−と略す）
ＩｎＰ第２クラッド層、αηはｐ−ＩｎＰ第２クラッ
ド層α９上に設けられ、ｐ−ＩｎＰ第２クラッド層αり
まで達するストライプ状の溝部ｕｅを有し、ＩｎＰと格
子整合のとれたλＦ＝１．１ｐｍの禁止帯巾を有するｎ
−ＩｎＧａＡｓＰ電流阻止層、α樽はストライプ状の溝
部αｅを埋め込むようにｎ−ＩｎＧａＡｓＰ電流阻止層
α電流阻止層α机上ｐ−Ｉ ｎＰ第３タラツドＪ―、α
優はｐ−ＩｎＰ第３クラッド層ａａ上に設けられたＩｎ
Ｐと格子整合のとれたｌ＝１．３μｍの禁止帯巾を有す
るｐ−ＩｎＧａＡｓＰキャップ層、園はｐ側電極、Ｑυ
はｎ側電極である。
次に動作について説明する。ｐ側電極■とｎ側電極＋２
１１の間にｐ側電極■が正となるようなバイアスを印加
すると１両電極間にｎ −Ｉ ｎＧａＡｓ Ｐ電流阻止
ＪＩＱ？＋が介在する領域では、ｎ−ＩｎＰ第１クラッ
ド層Ｑ３、ＩｎＧａＡｓＰ活性層（１４１，ｐ−ＩｎＰ
第２クラット層Ｑ５１． ｎ−ＩｎＧａＡｓＰ電流阻止
層ａη、ｐ−ＩｎＰ第３クラッド層（Ｉ８１によるｎｐ
ｎｐ ｍ造（サイリスタ構造）が形成されているため電
流は流れず、電流はｎ−ＩｎＧａＡｓＰ電流阻止層Ｕη
にうがたれたストライプ状溝部αωを通って流れる。す
なわち、電流の経路は図中の矢印で示しであるとおりで
ある。電流が流れることにより、 ＩｎＧａＡｓＰ活性
層α滲に注入された電子及び正孔は再結合して発光領域
＠に勿いて光を輻射する。−殻内なアプリケーションに
おいては１発光領域■において放射された光は光ファイ
バに導入される。従って、 ｎ−ＩｎＧａＡｓＰ電流阻
止層αηにうがたれたストライプ状溝部（１６）の巾は
使用される光ファイバに最も効率的に光が導入されるよ
うに決定されている。光ファイバに導入される光の強度
を大きくするために、素子に流す電流を増していくと、
ｎ−ＩｎＧａＡｓＰ電流阻止層αηにうがたれたストラ
イプ状溝部αｅよりｐ−ＩｎＰ第２クラッド層中に流れ
込む電流の内、ストライプ状溝部（１６１直下以外のル
ート（図中破線で示す）を通る電流成分が増加してくる
。この電流成分はｎ−ＩｎＰ第１クラッド層α３． Ｉ
ｎＧａＡｓＰ活性層α滲、ｐ−ＩｎＰ第２クラッド層Ｑ
５１． ｎ−ＩｎＧａＡｓＰ電流阻止層０η、ｐ−Ｉ
ｎＰ第３クラッド層α団により形成されているｎｐｎｐ
サイリスタ構造のゲート電流Ｉｇに相当する。ところで
、本従来例におけるｎｐｎｐサイリスタ構造を形成する
２つのトランジスタ構造のうち、ｎｐｎ トランジスタ
部はエミッタ部がｎ−”Ｐ第１ り５ ’７１’層ａ３
、ヘース部がｐ−ＩｎＰ第２クラッドＪｌ（Ｉｓ、コレ
クタ部がｎ−ＩｎＧａＡｓＰ電流阻止層Ｕηで構成され
て詔り、このようなＷｉｄｅ ｇａｐ−Ｗｉｄｅ ｇａ
ｐ −Ｎａｒｒｏｗ ｇａｐ構造のへテロ接合トランジ
スタはその電流増幅率αが大きくなることが一般に知ら
れている。
１１の間にｐ側電極■が正となるようなバイアスを印加
すると１両電極間にｎ −Ｉ ｎＧａＡｓ Ｐ電流阻止
ＪＩＱ？＋が介在する領域では、ｎ−ＩｎＰ第１クラッ
ド層Ｑ３、ＩｎＧａＡｓＰ活性層（１４１，ｐ−ＩｎＰ
第２クラット層Ｑ５１． ｎ−ＩｎＧａＡｓＰ電流阻止
層ａη、ｐ−ＩｎＰ第３クラッド層（Ｉ８１によるｎｐ
ｎｐ ｍ造（サイリスタ構造）が形成されているため電
流は流れず、電流はｎ−ＩｎＧａＡｓＰ電流阻止層Ｕη
にうがたれたストライプ状溝部αωを通って流れる。す
なわち、電流の経路は図中の矢印で示しであるとおりで
ある。電流が流れることにより、 ＩｎＧａＡｓＰ活性
層α滲に注入された電子及び正孔は再結合して発光領域
＠に勿いて光を輻射する。−殻内なアプリケーションに
おいては１発光領域■において放射された光は光ファイ
バに導入される。従って、 ｎ−ＩｎＧａＡｓＰ電流阻
止層αηにうがたれたストライプ状溝部（１６）の巾は
使用される光ファイバに最も効率的に光が導入されるよ
うに決定されている。光ファイバに導入される光の強度
を大きくするために、素子に流す電流を増していくと、
ｎ−ＩｎＧａＡｓＰ電流阻止層αηにうがたれたストラ
イプ状溝部αｅよりｐ−ＩｎＰ第２クラッド層中に流れ
込む電流の内、ストライプ状溝部（１６１直下以外のル
ート（図中破線で示す）を通る電流成分が増加してくる
。この電流成分はｎ−ＩｎＰ第１クラッド層α３． Ｉ
ｎＧａＡｓＰ活性層α滲、ｐ−ＩｎＰ第２クラッド層Ｑ
５１． ｎ−ＩｎＧａＡｓＰ電流阻止層０η、ｐ−Ｉ
ｎＰ第３クラッド層α団により形成されているｎｐｎｐ
サイリスタ構造のゲート電流Ｉｇに相当する。ところで
、本従来例におけるｎｐｎｐサイリスタ構造を形成する
２つのトランジスタ構造のうち、ｎｐｎ トランジスタ
部はエミッタ部がｎ−”Ｐ第１ り５ ’７１’層ａ３
、ヘース部がｐ−ＩｎＰ第２クラッドＪｌ（Ｉｓ、コレ
クタ部がｎ−ＩｎＧａＡｓＰ電流阻止層Ｕηで構成され
て詔り、このようなＷｉｄｅ ｇａｐ−Ｗｉｄｅ ｇａ
ｐ −Ｎａｒｒｏｗ ｇａｐ構造のへテロ接合トランジ
スタはその電流増幅率αが大きくなることが一般に知ら
れている。
従来の半導体発光装置は以上のように構成されていたの
で、サイリスタ部におけるｎｐｎ ）ランジスタの電流
増幅率αが大きく、小さなゲート電流Ｉｇでサイリスタ
部がターンオンし易くなっていた。
で、サイリスタ部におけるｎｐｎ ）ランジスタの電流
増幅率αが大きく、小さなゲート電流Ｉｇでサイリスタ
部がターンオンし易くなっていた。
すなわち２本従来例を光ファイバに接続したアプリケー
ションにおいて、ファイバ内光強度を大きくするために
装置に流す電流を大きくすると第３図中の破線に示す電
流が流れはじめ−この電流がサイリスタ部のゲート電流
Ｉｇとなり、ストライプ状溝＠５叫近傍のサイリスタ部
がターンオンして発光領域の面積が大きくなるため、フ
ァイバ内光強度が思うように大きくならないという問題
点があった。
ションにおいて、ファイバ内光強度を大きくするために
装置に流す電流を大きくすると第３図中の破線に示す電
流が流れはじめ−この電流がサイリスタ部のゲート電流
Ｉｇとなり、ストライプ状溝＠５叫近傍のサイリスタ部
がターンオンして発光領域の面積が大きくなるため、フ
ァイバ内光強度が思うように大きくならないという問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、装置に電流を多（流しても発光領域の面積が
広がらず、結果的にファイバ内光出力が太き（とれる半
導体発光装置及び安定なその製造方法を得ることを目的
とする。
たもので、装置に電流を多（流しても発光領域の面積が
広がらず、結果的にファイバ内光出力が太き（とれる半
導体発光装置及び安定なその製造方法を得ることを目的
とする。
この発明に係る半導体発光装置は、電流阻止層をｎ−Ａ
ｌＩｎＡｓで構成するようにしたものである。
ｌＩｎＡｓで構成するようにしたものである。
また、この発明に係る半導体発光装置の製造方法はフッ
酸系エツチング液を用いてｎ−ＡｌＩｎＡｓ電流阻止層
に選択的にｐ−ＩｎＰ第２クラッド層に達するストライ
プ状の溝部を形成するようにしたものである。
酸系エツチング液を用いてｎ−ＡｌＩｎＡｓ電流阻止層
に選択的にｐ−ＩｎＰ第２クラッド層に達するストライ
プ状の溝部を形成するようにしたものである。
この発明におけるｎ −Ａ Ｉ Ｉ ｎＡｓ１流阻止層
はサイリスク部のｎｐｎ トランジスタのコレクタ部を
構成し、ベース部のｐ−ＩｎＰ第２クラッド層、エミッ
タ部のｎ−ＩｎＰ第１クラッド層よりも禁止帯巾が大き
いため、ｎｐｎ）ランリスクの電流項中率ａが従来例よ
りも小さくなり、サイリスタ部がターンオンしにくくな
る。すなわち、装置に流す電流を太き（してもストライ
プ状溝部近傍のサイリスタ部がターンオンしにくいため
、発光領域の面積が広がらず、ファイバ内光出力を大き
くとることができる。
はサイリスク部のｎｐｎ トランジスタのコレクタ部を
構成し、ベース部のｐ−ＩｎＰ第２クラッド層、エミッ
タ部のｎ−ＩｎＰ第１クラッド層よりも禁止帯巾が大き
いため、ｎｐｎ）ランリスクの電流項中率ａが従来例よ
りも小さくなり、サイリスタ部がターンオンしにくくな
る。すなわち、装置に流す電流を太き（してもストライ
プ状溝部近傍のサイリスタ部がターンオンしにくいため
、発光領域の面積が広がらず、ファイバ内光出力を大き
くとることができる。
またこの発明におけるｎ−ＡｌＩｎＡｓ電流阻止層にｐ
−ＩｎＰ第２クラッド層に達するストライプ状溝部をう
がつ工程で用いられるフッ酸もしくはフッ酸系エツチン
グ液は、 ＩｎＰをエツチングせずにＡｌＩｎＡｓのみ
を選択的にエツチングするために、必要なエツチング時
間を多少オーバーしてもストライプ状溝部の底はｐ−Ｉ
ｎＰ第２クラッド層とｎ −Ａ Ｉ Ｉ ｎＡｓ電流阻
止層の界面となる。
−ＩｎＰ第２クラッド層に達するストライプ状溝部をう
がつ工程で用いられるフッ酸もしくはフッ酸系エツチン
グ液は、 ＩｎＰをエツチングせずにＡｌＩｎＡｓのみ
を選択的にエツチングするために、必要なエツチング時
間を多少オーバーしてもストライプ状溝部の底はｐ−Ｉ
ｎＰ第２クラッド層とｎ −Ａ Ｉ Ｉ ｎＡｓ電流阻
止層の界面となる。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例を示す断面図、第２ａ図な
いし第２ｂ図はこの発明の一実施例の製造方法を示す図
である。図において、（１）はｎ−ＩｎＰ基板、（２）
はｎ−ＩｎＰ基板（１）上に設けられたｎ−ＩｎＰ第１
クラッド層、（３）はｎ−ＩｎＰ第１クラッド層（２）
上１ｃ設ｉｔ ラＦ１．ｆ；−ｐ−ＩｎＧａＡｓＰＣ１
Ｆ−１，３μｍ）活性層、（４）はｐ−ＩｎＧａＡｓＰ
活性層（３）上に設けられりｐ−ＩｎＰ第２クラッド層
、（６）はｐ−ＩｎＰ第２ り５ ッ）’ｊｉ！１４）
上に設けられ、ｐ−ＩｎＰ第２クラッド層（４）にまで
達するストライプ状の溝部（５）を有するｎ−ＡｌＩｎ
Ａｓ電流阻止層−（７）はｎ−ＡｌＩｎＡｓ電流阻止層
（６）上に設けられたｐ−ＩｎＰ第３クラッド層、（８
）はｐ−ＩｎＰ第３クラッド層（７）上に設けられたｐ
−ＩｎＧａＡｓＰ（１＝ １．３μｍ） キャップ層
、（９）はｐ側電極、 （１１はｎ （！！ｌ ＊極で
ある。
いし第２ｂ図はこの発明の一実施例の製造方法を示す図
である。図において、（１）はｎ−ＩｎＰ基板、（２）
はｎ−ＩｎＰ基板（１）上に設けられたｎ−ＩｎＰ第１
クラッド層、（３）はｎ−ＩｎＰ第１クラッド層（２）
上１ｃ設ｉｔ ラＦ１．ｆ；−ｐ−ＩｎＧａＡｓＰＣ１
Ｆ−１，３μｍ）活性層、（４）はｐ−ＩｎＧａＡｓＰ
活性層（３）上に設けられりｐ−ＩｎＰ第２クラッド層
、（６）はｐ−ＩｎＰ第２ り５ ッ）’ｊｉ！１４）
上に設けられ、ｐ−ＩｎＰ第２クラッド層（４）にまで
達するストライプ状の溝部（５）を有するｎ−ＡｌＩｎ
Ａｓ電流阻止層−（７）はｎ−ＡｌＩｎＡｓ電流阻止層
（６）上に設けられたｐ−ＩｎＰ第３クラッド層、（８
）はｐ−ＩｎＰ第３クラッド層（７）上に設けられたｐ
−ＩｎＧａＡｓＰ（１＝ １．３μｍ） キャップ層
、（９）はｐ側電極、 （１１はｎ （！！ｌ ＊極で
ある。
次に動作について説明する。ｐ側電極（９）とｎ側電極
αＧの間にｐ側電極囚が正となるようなバイアスを印加
すると、両電極間にｎ−ＡｌＩｎＡｓ電流阻止層（６）
が介在する領域ではｎ−ＩｎＰ第１クラッド層（２）、
ｐ−ＩｎＧａＡｓＰ（１＝ １．３μｍ ）活性＠ （
３１、ｐ−ＩｎＰ第２クラッド層（４）、ｎ−ＡｌＩｎ
Ａｓ電流阻止Ｊ！１（６１−ｐ−ＩｎＰ第３クラッド層
（７１ニヨルｎｐｎｐ構造（サイリスタ構造）が形成さ
れているため電流は流れず、電流はｎ−ＡｌＩｎＡｓ電
流阻止層（６）にうがたれたストライプ状溝部（５）を
通って流れる。すなわち、電流は図中の実線の矢印で示
しである経路で流れる。
αＧの間にｐ側電極囚が正となるようなバイアスを印加
すると、両電極間にｎ−ＡｌＩｎＡｓ電流阻止層（６）
が介在する領域ではｎ−ＩｎＰ第１クラッド層（２）、
ｐ−ＩｎＧａＡｓＰ（１＝ １．３μｍ ）活性＠ （
３１、ｐ−ＩｎＰ第２クラッド層（４）、ｎ−ＡｌＩｎ
Ａｓ電流阻止Ｊ！１（６１−ｐ−ＩｎＰ第３クラッド層
（７１ニヨルｎｐｎｐ構造（サイリスタ構造）が形成さ
れているため電流は流れず、電流はｎ−ＡｌＩｎＡｓ電
流阻止層（６）にうがたれたストライプ状溝部（５）を
通って流れる。すなわち、電流は図中の実線の矢印で示
しである経路で流れる。
電流が流れることによりｐ−ＩｎＧａＡｓＰ活性層（３
）内に注入された電子及び正孔は再結合して発光領域器
において光を輻射する。−殻内なアプリケーションにお
いては発光領域（２）において輻射された光はファイバ
に導入される。従って、ｎ −Ａ Ｉ Ｉ ｎＡｓｆ＆
を流阻止層（６）にうがたれたストライプ状溝部（５）
の巾はファイバ内に最も効率的に光が導入されるように
決定される。例えばコア径１０μｍの先球ＳＭＦに光を
導くように構成される際には、溝巾は６μｍ程度が最適
値となる。光フアイバ内に導入される光強度を大きくす
るために、素子に流す電流を増していくと、ｎ−ＡｌＩ
ｎＡｓ電流阻止層（６）にうがたれたストライプ状溝部
（５）よりｐ−Ｉ ｎＰ第２クラッド層（４）中に流れ
込む電流の内、ストライプ状溝部（５）直下以外のルー
ト（図中破線で示す）を通る電流成分が増加してくる。
）内に注入された電子及び正孔は再結合して発光領域器
において光を輻射する。−殻内なアプリケーションにお
いては発光領域（２）において輻射された光はファイバ
に導入される。従って、ｎ −Ａ Ｉ Ｉ ｎＡｓｆ＆
を流阻止層（６）にうがたれたストライプ状溝部（５）
の巾はファイバ内に最も効率的に光が導入されるように
決定される。例えばコア径１０μｍの先球ＳＭＦに光を
導くように構成される際には、溝巾は６μｍ程度が最適
値となる。光フアイバ内に導入される光強度を大きくす
るために、素子に流す電流を増していくと、ｎ−ＡｌＩ
ｎＡｓ電流阻止層（６）にうがたれたストライプ状溝部
（５）よりｐ−Ｉ ｎＰ第２クラッド層（４）中に流れ
込む電流の内、ストライプ状溝部（５）直下以外のルー
ト（図中破線で示す）を通る電流成分が増加してくる。
この電流成分は−ｎ−ＩｎＰ第１クラッドｍ（２）、ｐ
−ＩｎＧａＡｓＰ活性層＋３１．ｐ−ＩｎＰ第２クラッ
ド層（４）、１−ＡＩ ＩｎＡｓ＠ｎＡｓ電流阻止層ｐ
−ＩｎＰ第３クラッド層（７）によるｎｐｎｐサイリス
ク構造のゲート電流Ｉｇに相当する。ところで、本実施
例におけるｎｐｎｐサイリスタ構造を形成する２つのト
ランジスタ構造のうち、ｎｐｎ）ランジスタ部はエミッ
タ部がｎ−ＩｎＰ第１クラッド層（２）、ベース部が主
にｐ−ＩｎＰ第２クラッド層（４）、コレクタ部がｎ−
Ａｌ ＩｎＡｓ電流阻止層（６）で構成されている。Ｉ
ｎＰＪこ格子整合するＡｌＩｎＡｓの禁止帯巾は１９″
：ｏ、Ｆ３ｐｍ テあり、ＩｎＰのそれ（λｙ’：０．
９３μｍ）に比べて大きい。つまり、このｎｐｎ）ラン
ジスタノｂａｎｄ構造はＮａｒｒｏｗ ｇａｐ −Ｎａ
ｒｒｏｗ ｇａｐ −Ｗｉｄｅ ｇａｐ となり、そ
の電流項中率αは従来例に比べて小さくなり−Ｉｇが多
少流れてもサイリスタはターンオンしにくい構造となっ
ている。従って、装置に流す電流を増加させてもストラ
イプ状溝部（５）近傍のサイリスタ部がターンオンしに
くいため、発光領域器の面積が広がることなく光出力が
増加するため、ファイバ内光出力を大きくとることがで
きる。
−ＩｎＧａＡｓＰ活性層＋３１．ｐ−ＩｎＰ第２クラッ
ド層（４）、１−ＡＩ ＩｎＡｓ＠ｎＡｓ電流阻止層ｐ
−ＩｎＰ第３クラッド層（７）によるｎｐｎｐサイリス
ク構造のゲート電流Ｉｇに相当する。ところで、本実施
例におけるｎｐｎｐサイリスタ構造を形成する２つのト
ランジスタ構造のうち、ｎｐｎ）ランジスタ部はエミッ
タ部がｎ−ＩｎＰ第１クラッド層（２）、ベース部が主
にｐ−ＩｎＰ第２クラッド層（４）、コレクタ部がｎ−
Ａｌ ＩｎＡｓ電流阻止層（６）で構成されている。Ｉ
ｎＰＪこ格子整合するＡｌＩｎＡｓの禁止帯巾は１９″
：ｏ、Ｆ３ｐｍ テあり、ＩｎＰのそれ（λｙ’：０．
９３μｍ）に比べて大きい。つまり、このｎｐｎ）ラン
ジスタノｂａｎｄ構造はＮａｒｒｏｗ ｇａｐ −Ｎａ
ｒｒｏｗ ｇａｐ −Ｗｉｄｅ ｇａｐ となり、そ
の電流項中率αは従来例に比べて小さくなり−Ｉｇが多
少流れてもサイリスタはターンオンしにくい構造となっ
ている。従って、装置に流す電流を増加させてもストラ
イプ状溝部（５）近傍のサイリスタ部がターンオンしに
くいため、発光領域器の面積が広がることなく光出力が
増加するため、ファイバ内光出力を大きくとることがで
きる。
次にこの発明の一実施例の製造方法について説明する。
まず、１回目のエピタキシャル成長により、ｎ−ＩｎＰ
基板（１）上ｊｃｎ−ＩｎＰ第１ り５ ’７ ）’層
（２）、ｐ−ＩｎＧａＡｓＰ活性層（３）、ｐ−ＩｎＰ
第２クラッド層（４１，ｎ−ＡｌＩｎＡｓ電流阻止層（
６）を順次成長し。
基板（１）上ｊｃｎ−ＩｎＰ第１ り５ ’７ ）’層
（２）、ｐ−ＩｎＧａＡｓＰ活性層（３）、ｐ−ＩｎＰ
第２クラッド層（４１，ｎ−ＡｌＩｎＡｓ電流阻止層（
６）を順次成長し。
第２ａ図に示すウエノ１を得る。次に写真製版技術を用
いて第２ａ図に示すウニ／％上にストライプ状の溝部を
有するレジストパターンαυを作製する。
いて第２ａ図に示すウニ／％上にストライプ状の溝部を
有するレジストパターンαυを作製する。
次に、フッ酸もしくはフッ酸を純水で薄めたフッ酸系の
エツチング液を用いて、ｎ−ＡｌＩｎＡｓ電流阻止層（
６）にｐ−ＩｎＰ第２クラッド層（４）に達するストラ
イプ状の溝部（５）を形成する（第２ｂ図）。この際、
フッ酸系のエツチング液においてはＡｌＩｎＡｓのみを
エツチングし−ＩｎＰはほとんど漫さなｌ、Ｎので、エ
ツチングは自動的にｐ−ＩｎＰ第２クラ゛ンドＪｉ！ｉ
（４１とｎ−ＡｌＩｎＡｓｔ流阻止層（６）の界面で
停止する。
エツチング液を用いて、ｎ−ＡｌＩｎＡｓ電流阻止層（
６）にｐ−ＩｎＰ第２クラッド層（４）に達するストラ
イプ状の溝部（５）を形成する（第２ｂ図）。この際、
フッ酸系のエツチング液においてはＡｌＩｎＡｓのみを
エツチングし−ＩｎＰはほとんど漫さなｌ、Ｎので、エ
ツチングは自動的にｐ−ＩｎＰ第２クラ゛ンドＪｉ！ｉ
（４１とｎ−ＡｌＩｎＡｓｔ流阻止層（６）の界面で
停止する。
その後、レジストパター刈１１１を除去し、第２回目の
エピタキシャル成長で、ストライプ状の溝部（５）がう
がたれたｎ−ＡｌＩｎＡｓ電流阻止層（６）上＋ｃｐ−
ＩｎＰ′第３クラッド層（７）及びｐ−ＩｎＧａＡｓＰ
キャップ層を順次エピタキシャル成長し、ｐ側電極（９
）及びｎ側電極ＯＣを形成して、第１図に示す半導体発
光装置を得る。
エピタキシャル成長で、ストライプ状の溝部（５）がう
がたれたｎ−ＡｌＩｎＡｓ電流阻止層（６）上＋ｃｐ−
ＩｎＰ′第３クラッド層（７）及びｐ−ＩｎＧａＡｓＰ
キャップ層を順次エピタキシャル成長し、ｐ側電極（９
）及びｎ側電極ＯＣを形成して、第１図に示す半導体発
光装置を得る。
以上のようにこの発明によれば、電流阻止層をｎ−Ａｌ
ＩｎＡｓ層で形成したので、装置に流す電流を大きくし
ても発光領域の面積が広がることなく光出力が大きくな
るので、光フアイバ内光強度を大きくすることができる
。
ＩｎＡｓ層で形成したので、装置に流す電流を大きくし
ても発光領域の面積が広がることなく光出力が大きくな
るので、光フアイバ内光強度を大きくすることができる
。
また、この発明によれば、ｎ−ＡｌＩｎＡｓ電流阻止層
にストライプ状溝部をうがつ工程にフッ酸もしくはフッ
酸系エツチング液を用いたので一エツチングかｎ−Ａｌ
ＩｎＡｓ電流阻止層とｐ −Ｉ ｎＰ第２クラッド層の
界面で自動的に停止するので、装置を安定に製造するこ
とができる。
にストライプ状溝部をうがつ工程にフッ酸もしくはフッ
酸系エツチング液を用いたので一エツチングかｎ−Ａｌ
ＩｎＡｓ電流阻止層とｐ −Ｉ ｎＰ第２クラッド層の
界面で自動的に停止するので、装置を安定に製造するこ
とができる。
＄１図はこの発明の一実施例による半導体発光装置を示
す断面図、第２ａ図ないし第２ｂ図はこの発明の一実施
例による半導体発光装置の製造方法を示す図、第３図は
従来の半導体発光装置直を示す断面図である。 （１）はｎ−ＩｎＰ 基板、（２）はｎ−ＩｎＰ ％
１ り５ ツ）’層、（３）はｐ−ＩｎＧａＡｓＰ活性
層、（４）はｐ−ＩｎＰ第２クラッド層、（５）はスト
ライプ状溝部、（６）はｎ−ＡｌＩｎＡｓ電流阻止１＋
ｉ＃−（７１はｐ−ＩｎＰ第３クラッド層、ｉ８） ハ
ｐ−ＩｎＧａＡｓＰキャップ層。 なお−図中、同一符号は同一、又は相当部分を示す。
す断面図、第２ａ図ないし第２ｂ図はこの発明の一実施
例による半導体発光装置の製造方法を示す図、第３図は
従来の半導体発光装置直を示す断面図である。 （１）はｎ−ＩｎＰ 基板、（２）はｎ−ＩｎＰ ％
１ り５ ツ）’層、（３）はｐ−ＩｎＧａＡｓＰ活性
層、（４）はｐ−ＩｎＰ第２クラッド層、（５）はスト
ライプ状溝部、（６）はｎ−ＡｌＩｎＡｓ電流阻止１＋
ｉ＃−（７１はｐ−ＩｎＰ第３クラッド層、ｉ８） ハ
ｐ−ＩｎＧａＡｓＰキャップ層。 なお−図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）ｎ型ＩｎＰ基板上に設けられたｎ型ＩｎＰ第１ク
ラッド層と、該ｎ型ＩｎＰ第１クラッド層上に設けられ
たｎ型もしくはｐ型もしくは真性のＩｎＧａＡｓＰ活性
層と、該ＩｎＧａＡｓＰ活性層上に設けられたｐ型Ｉｎ
Ｐ第２クラッド層と、該ｐ型ＩｎＰ第２クラッド層上に
設けられた第２クラッド層に達するストライプ状の溝部
を有するｎ型ＡｌＩｎＡｓ電流阻止層と、該ｎ型ＡｌＩ
ｎＡｓ電流阻止層上に設けられ、ストライプ状の溝部を
埋め込むように形成されたｐ型ＩｎＰ第３クラッド層と
、該ｐ型ＩｎＰ第３クラッド層上に設けられたｐ型Ｉｎ
ＧａＡｓＰキャップ層により構成されることを特徴とす
る半導体発光装置。 - （２）第１回目のエピタキシャル成長でｎ型ＩｎＰ基板
上にｎ型ＩｎＰ第１クラッド層と、ＩｎＧａＡｓＰ活性
層と、ｐ型ＩｎＰ第２クラッド層と、ｎ型ＡｌＩｎＡｓ
電流阻止層を順次エピタキシャル成長する工程と、フッ
酸もしくはフッ酸系のエッチング液を用いてｎ型ＡｌＩ
ｎＡｓ電流阻止層にｐ型ＩｎＰ第２クラッド層まで達す
るストライプ状の溝部をうがつ工程と、第２回目のエピ
タキシャル成長でストライプ状の溝部がうがたれたウェ
ハ上にｐ型ＩｎＰ第３クラッド層と、ｐ型ＩｎＧａＡｓ
Ｐキャップ層を順次エピタキシャル成長する工程により
構成されることを特徴とする半導体発光装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036072A JPH01209771A (ja) | 1988-02-18 | 1988-02-18 | 半導体発光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036072A JPH01209771A (ja) | 1988-02-18 | 1988-02-18 | 半導体発光装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01209771A true JPH01209771A (ja) | 1989-08-23 |
Family
ID=12459533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63036072A Pending JPH01209771A (ja) | 1988-02-18 | 1988-02-18 | 半導体発光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01209771A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7720123B2 (en) * | 2006-08-28 | 2010-05-18 | Mitsubishi Electric Corporation | Buried type semiconductor laser |
-
1988
- 1988-02-18 JP JP63036072A patent/JPH01209771A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7720123B2 (en) * | 2006-08-28 | 2010-05-18 | Mitsubishi Electric Corporation | Buried type semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5441912A (en) | Method of manufacturing a laser diode | |
| US4514896A (en) | Method of forming current confinement channels in semiconductor devices | |
| JPH01209771A (ja) | 半導体発光装置及びその製造方法 | |
| US4447905A (en) | Current confinement in semiconductor light emitting devices | |
| JPS58207690A (ja) | 埋め込み形半導体レ−ザ | |
| JP3151096B2 (ja) | 半導体発光素子 | |
| JPS603178A (ja) | 半導体レ−ザ装置 | |
| KR100320172B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| JPH01129478A (ja) | 発光ダイオード | |
| JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPH04257284A (ja) | 埋め込みヘテロ構造半導体レーザ | |
| JP2527197B2 (ja) | 光集積化素子 | |
| JPS6358390B2 (ja) | ||
| JPS6318874B2 (ja) | ||
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS6042885A (ja) | 半導体レ−ザ装置 | |
| JPS6148277B2 (ja) | ||
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPS59124184A (ja) | 半導体発光装置 | |
| JPH0377675B2 (ja) | ||
| JPS58220488A (ja) | 半導体レ−ザ装置 | |
| JPH0680861B2 (ja) | 半導体発光装置の製造方法 | |
| JPS62229892A (ja) | 半導体装置およびその製法 | |
| JPS6244715B2 (ja) |