JPH01207825A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術　　　　　　　　　（第６図）発明が解決し
ようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例　　　　　（第１〜５図）発明の効果 〔概　要〕 マイクロプロセツサに関し、 汎用レジスタやワークレジスタ等をオペランド退避用と
して機能させ、専用の退避レジスタを不要にしてハード
ウェアーの規模を削減することを目的とし、 少なくとも２組のオプコードフィールドおよびオペラン
ドフィールドからなる命令コード列が入力され、該オプ
コードフィールド内のコード情報から命令の種別を解読
する解読手段と、前記オペランドフィールド内のコード
情報からオペランドの存在するレジスタ、即値、メモリ
などの位置を特定する特定手段と、を具備し、前記命令
の種別が少なくとも２つのオペランドを取り扱う処理命
令で、かつ、前記特定された位置が共に即値あるいはメ
モリの場合、該２つのオペランドの何れか一方を先にア
クセスする第１のアクセス手段と、該アクセスされた一
方のオペランドを汎用もしくはワークレジスタに退避す
る退避手段と、該一方のオペランドが退避された後、他
方のオペランドをアクセスする第２のアクセス手段と、
アクセスされた他方のオペランドおよび汎用もしくはワ
ークレジスタ内の一方のオペランドに対し、前記命令の
種別に従って処理を実行する実行手段と、を備えて構成
している。

〔産業上の利用分野〕

本発明は、マイクロプロセツサに関し、特に、ソースお
よびディスティネーション双方のオペランドが即値（イ
ミディエート）あるいはメモリの場合に、専用の退避レ
ジスタを用いることなく、一方のオペランドを汎用ある
いはワークレジスタに退避できるようにしたマイクロプ
ロセッサに関する。

マイクロコンピュータ等の命令セントは基本的に、デー
タ転送グループ、数値演算グループ、論理演算グループ
、ブランチグループ、その他のグループ、の５グループ
に相当する命令を備え、各命令は一般に、２つのフィー
ルド、すなわち、その動作を指定する部分（オプコード
フィールド二〇ＰＣＯＤＥフィールド）と、動作の対象
となるデータを指定する部分（オペランドフィールド：
０ＰＲＮＤフイールド）からなっている。

オプコードフィールドは、一定のビットパターンによる
コードが与えられており、そのコードがＣＰＵによって
判読されたうえで実行される。例えば、このコードのフ
ィールドが８ビツトに固定されていれば２８個すなわち
計２５６個の異った命令を設定することができる。

ところで、近年マイクロプロセッサ等の高性能化に伴っ
て命令セントには、より多くのビット数を使用して命令
あたりの情報量を増大する傾向にある。

第６図は、そのような命令フィールドを示す図であり、
この命令フィールドは、２組の命令フィールド○Ｍ、、
ＯＭ２からなっている。各組は、オブコードフィールド
０ＰＣＯＤＥＩ、２およびオペランドフィールド○ＰＲ
ＮＤＩ、２からなっていて、０ＰＣＯＤＥＩは単項演算
の種別および単項／二項演算命令の区別等の情報をもつ
。また、オペランドフィールド０ＰＲＮＤＩ、２は、オ
ペランドをパ特定”するための情報格納用として用いら
れる。

ここで、オペランドの特定とは、 （１）オペランドの存在する位置が、プロセッサ内部の
レジスタか、あるいはメモリか、もしくは、オペランド
フィールド内の情報そのものがオペランド（いわゆる即
値：イミディエート）か、などのオペランド指定モード
の区別や、（ＩＩ）オペランド指定がメモリの場合、レ
ジスタ相対、プログラムカウンタ相対、スタックポイン
タ相対、絶対アドレス指定などのオペランドアドレスの
計算方法、などを示す情報をコード化したものであり、 ０ＰＣＯＤＥＩ、２内のコード情報で表わされる命令に
使用されるオペランドを直接与えたり（即値の場合）、
あるいは該当するレジスタやメモリなどから取り出すた
めのアクセス情報を与えたりして、最終的にオペランド
に対して○Ｐｃ０ＤＥＩ、２のコード列で表わされた命
令が実行される。

このような命令フィールドを実行するマイクロコンピュ
ータは、０ＰＣＯＤＥＩ、２を解読して命令の種別を判
読するとともに、０ＰＲＮＤＩ、２を評価してオペラン
ドの特定を行う必要がある。

〔従来の技術〕

従来のこの種の命令フィールドを実行するマイクロプロ
セッサとしては、例えば、各種命令毎の命令別マイクロ
プログラムと、○ＰＲＮＤ１．２を評価する各種命令に
共通の評価マイクロプログラムとを有し、命令デコーダ
は、○ＰＣＯＤＥＩ、２を解読した結果、命令に対応す
る命令別マイクロプログラムの開始アドレスを生成する
とともに、併せて評価マイクロプログラムの開始アドレ
スも生成する。そして、評価マイクロプログラムを実行
して０ＰＲＮＤＩ、２からオペランドを特定し、特定さ
れたオペランドを用いて命令別マイクロプログラムを実
行するようなものがあった。

ところで、０ＰＲＮＤＩ、２で指定される２つのオペラ
ンド、すなわち、ソースオペランドとディスティネーシ
ョンオペランドの双方が、例えば、共にメモリ指定の場
合、あるいは共に即値の場合には、何れか一方のオペラ
ンドあるいは双方のオペランドを処理の実行開始まで退
避させておく必要があり、このため、上述の従来例では
、ソースおよびディスティネーションオペランドを退避
させるための専用のレジスタを備えている。

〔発明が解決しようとする課題〕

しかしながら、従来の退避専用のレジスタを備えたマイ
クロプロセッサにあっては、例えば、浮動少数点演算の
ように、１２ハイド程度のオペランドを退避させる場合
には、少なくともそのハイド数分だけのレジスタ容量を
専用に確保していなければならないから、ハードウェア
の規模が増大するといった問題点があった。

本発明は、このような問題点に鑑みてなされたもので、
汎用レジスタやワークレジスタ等をオペランド退避用と
して機能させ、専用レジスタを不要にしてハードウェア
の規模を削減することを目的としている。

〔課題を解決するための手段〕

本発明では、上記目的を達成するために、少なくとも２
Ｍｉのオプコードフィールドおよびオペランドフィール
ドからなる命令コード列が人力され、該オプコードフィ
ールド内のコード情報から命令の種別を解読する解読手
段と、前記オペランドフィールド内のコード情報からオ
ペランドの存在するレジスタ、即値、メモリなどの位置
を特定する特定手段と、を具備し、前記命令の種別が少
なくとも２つのオペランドを取り扱う処理命令で、かつ
、前記特定された位置が共に即値あるいはメモリの場合
、該２つのオペランドの何れか一方を先にアクセスする
第１のアクセス手段と、該アクセスされた一方のオペラ
ンドを汎用もしくはワークレジスタに退避する退避手段
と、該一方のオペランドが退避された後、他方のオペラ
ンドをアクセスする第２のアクセス手段と、アクセスさ
れた他方のオペランドおよび汎用もしくはワークレジス
タ内の一方のオペランドに対し、前記命令の種別に従っ
て処理を実行する実行手段と、を備えて構成している。

〔作　用〕

本発明では、命令の種別が少なくとも２つのオペランド
を取り扱う処理命令で、かつオペランドの特定位置が共
に即値あるいはメモリの場合、先にアクセスされた一方
のオペランドを汎用もしくはワークレジスタに退避した
後、他方のオペランドがアクセスされ、これら一方およ
び他方のオペランドに対して命令が実行される。

すなわち、一方のオペランドが汎用もしくはワークレジ
スタに退避されるので、専用のレジスタ等を設ける必要
がなく、ハードウェアの規模増大を抑えることができる
。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１〜５図は、本発明に係るマイクロプロセッサの一実
施例を示す図である。

まず、第１図の基本的な概念図に従って本実施例におけ
る命令の解読動作を説明する。

命令レジスタ内には、第６図で示す命令フィールドＯＭ
が取り込まれており、この命令フィールドＯＭは解読部
に転送され、所定の解読処理を受ける。解読部からは以
下の３つの解読結果が出力される。

すなわち、 （ａ）ＯＰＲＮＤＩ、２を解読した結果、（ａ−１）オ
ペランドの存在する位置がレジスタ、即値、メモリの何
れであるか、 （ａ−２）オペランドがレジスタの場合、使用される汎
用レジスタの番号、 （ａ−３）オペランドがメモリの場合、ベースとなるレ
ジスタ（汎用レジスタ、プロ ダラムカウンタ等）の指定と、変位 （ディスブレースメンｌ−）の発生制御、（ａ−４）オ
ペランドがリード、ライト、モデファライトの何れであ
るかといったア クセスタイプ、などのオペランドを特 定するオペランド特定出力、 （ｂ）ソース、ディスティネーションの２つ以上のオペ
ランドを取り扱う例えば二項演算において、必要に応し
一方のオペランドを汎用あるいはワークレジスタに退避
させるよう指令する退避指令出力、 （ｃ）ＯＰＣＯＤＥＩ、２を解読した結果、処理すべき
命令の種類（機能）を指示する命令種別出力、 などが出力される。

また、上記オペランド出力および退避指令出力に従って
オペランド制御フラグが七ソ１−され、オペランド制御
フラグは、汎用レジスタ、ワークレジスタ、即値、メモ
リの各フラグを持つソース制御フラグ（ＳＦ）と、汎用
レジスタ、即値、メモすの各フラグを持つディスティネ
ーション制御フラグ（ＤＦ）と、を有している。

例えば、二項演算の場合には、ソースおよびディスティ
ネーションオペランドのうち、一方のオペランドを汎用
あるいはワークレジスタに退避するとともに、退避先を
各々のフラグにセットする。

そして、他方のオペランドをアクセスした後、フラグを
点検して一方のオペランドを取り出し、これらソースお
よびディスティネーションオペランドに対して０ＰＣＯ
ＤＥＩ、２で示された命令を実行する。

このように、オペランドを命令の処理開始まで、汎用レ
ジスタあるいはワークレジスタに退避しておくことがで
きるので、退避専用のレジスタ等を備える必要がなく、
ハードウェアの規模増大を抑えることができる。

第２図は一実施例の具体的な構成を示す図である。

第２図において、１０はマイクロプロセッサであす、マ
イクロプロセッサ１０は、命令フィールドＯＭを格納す
る命令レジスタ１１と、命令フィールドＯＭを解読して
命令の種別を判読する解読部１２と、を有し、解読部１
２は、０ＰＣＯＤＥＩ、２を解読してマイクロプログラ
ムの先頭アドレスを出力したり、オペランドのアクセス
タイプ（リード／ライト）を指定する信号を出力するデ
コーダ１２ａ、１２ｂと、０ＰＲＮＤＩ、２を解読して
オペランドモードを特定し、モード毎の指示信号を出力
するデコーダ１２Ｇと、を有している。なお、上記デコ
ーダ１２ａおよびデコーダ１２ｂは解読手段としての機
能を有し、例えば、デコーダ１２ａは単項命令を担当し
、デコーダ１２ｂは二項命令を担当する。また、上記デ
コーダ１２Ｃは特定手段としての機能を有している。

マイクロプロセッサ１０は解読されたオペランドモード
毎に内部回路を制御するモード制御部１３を有し、モー
ド制御部１３（第１および第２のアクセス手段）はオペ
ランドモードがメモリ指定の場合、オペランドアドレス
を生成するアドレス計算部１３ａと、オペランドモード
が即値（イミディエート）指定の場合、命令フィール１
０Ｍ中のオペランドを出力するイミディエート発生部１
２ｂと、オペランドモードがレジスタ指定の場合、後述
の汎用レジスタ１８を管理して所定のレジスタブロック
を選択するレジスタ選択部１３ｃと、を含んで構成され
ている。

さらに、マイクロプロセッサ１０は、解読された命令種
別、オペランドモード、アクセスタイプ、単項／二項命
令の区別、などを監視するとともに、これらの監視情報
に従ってマイクロプログラムを選択したり、フラグ制御
信号を生成するマイクロ選択およびフラグ生成部１４と
、フラグ生成部１４からのフラグ制御信号により七ソト
／リセットされる制御フラグ部１５と、オペランドモー
ドがメモリ指定の場合、オペランドアドレスを保持する
アドレス保持部１６と、オペランドモードがメモリ指定
の場合、メモリＭからのオペランド読出しを制御するオ
ペランド読出し部（第１および第２のアクセス手段）１
７と、メモリＭから読出された１つのオペランドを格納
するオペランド格納部ＭＤＩと、オペランドモードが即
値の場合、命令フィール１０Ｍ中のオペランドを格納す
る即値格納部ＩＤＩと、レジスタ指定のオペランドを保
持し、あるいは、必要に応じてオペランド格納部ＭＤＩ
や即値格納部ＩＤＩ内のオペランドを取込んで退避のた
めにこれらを格納する他、実行処理途中において発生ず
る各種データ等を一時的に格納する汎用レジスタ（ある
いはワークレジスタ）１８と、命令種別毎のマイクロプ
ログラムやオペランド退避用のマイクロプログラム等を
内部に持ち、アドレス指定によって所定のプログラムを
起動させ、オペランドの退避および命令の実行処理を制
御するマイクロプログラムＲＯＭ　（退避手段）１９と
、オペランド格納部ＭＤＩ、即値格納部ＩＤＩ、汎用レ
ジスタ１８などから供給されたソースおよびディスティ
ネーションオペランドに対し、そのときに起動中のマイ
クロプログラムに従ってＭＤＩあるいはＩＤＩから汎用
レジスタ１８へのオペランド退避の実行や、各種命令を
実行する実行部（退避手段、実行手段）２０と、マイク
ロプログラムの制御を受け、メモリＭにオペランドを書
き込んだり、あるいは、退避プログラムの場合、汎用レ
ジスタ１８にソースあるいはディスティネーションオペ
ランドを書き込んで退避させるオペランド書き込み制御
部２１と、を有している。

なお、２２はマイクロ選択およびフラグ生成部１４から
の管理を受けてデコーダ１２ａおよびデコーダ１２ｂか
らのマイクロアドレスを切り換えるマルチプレクサ、２
３はマイクロプログラムＲＯＭ１９や制御フラグ部１５
からの管理を受けてＭＤＩ、ＩＤＩ、汎用レジスフ１８
を切り換えソース、ディスティネーションオペランドと
して実行部２０に供給するマルチプレクサである。

また、次表１．２は上述の制御フラグ部１５内に設けら
れたソース制御フラグＳＦおよびディスティネーション
制御フラグＤＦのセント状態と、その内容を示しており
、例えば、ＳＦが“００″でＤＦが“１１”ならば、ソ
ースオペランドは汎用レジスタ１８に格納され、ディス
ティネーションオペランドはメモリＭに存在しているこ
とを示している。

表１ 表２ 次に、作用を説明する。

命令フィールドＯＭが二項命令であって、ＯＰＲＮＤＩ
をソース側、０ＰＲＮＤ２をディスティネーション側と
するとき、デコーダ１２ａにより二項命令が解読され、
また、デコーダ１２Ｃは０ＰＲＮＤＩ、２を解読してソ
ースおよびディスティネーションのオペランドモードを
特定する。そして、この特定に際しては次のような組合
せになる場合がある。

（イ）ソースオペランドＳ−メモリ、ディスティネーシ
ョンＤ→メモリ、 （ロ）あるいは、ソースオペランドアドレス、ディステ
ィネーションＤ→即値、 第３図は上記（イ）の場合の演算処理を示すタイミング
チャートである。

第３図において、解読部１２は、○ＰＣＯＤＥＩおよび
０ＰＲＮＤ２を解読し、二項命令であることを判読して
○ＰＲＮＤＩをアドレス計算部１３ａに出力する。この
とき制御フラグ１５のソース制御フラグＳＦは“１１”
　（メモリ）にセットされる。アドレス計算部１３ａは
０ＰＲＮＤ　１からメモリＭ内のソースオペランドアド
レスを計算し、オペランド読出し部１７に出力してメモ
リＭからのソースオペランドを読め出させ、オペランド
格納部ＭＤＩに格納する。同時に、デコーダ１２ａから
ば○ＰＣＯＤＥ　１に従ってマイクロアドレスが出力さ
れ、マイクロ選択部１４は０ＰＲＮＤＩ、２の組合わせ
が両方ともメモリであることからこれを選択してマイク
ロプログラム１９の退避マイクロプログラムが起動され
る。ソースフラグＳＦは前述の通りパ１１”　（メモリ
）指定でディスティネーション制御フラグＤＦは一時的
に′０１”とし退避先のワークレジスタ番号を発生させ
る。そして、実行部２０は、このマイクロプログラムに
従って先に読み出されたソースオペランドをオペランド
格納部ＭＤＩから汎用レジスタ（ワークレジスタ）１８
内に退避させる処理を実行する。この処理後、制御フラ
グ部１５のソース制御フラグＳＦは０１″　（ワークレ
ジスタ）に変更される。

一方、解読部１２は、０ＰＣＯＤＥＩおよび○ＰＲＮＤ
Ｉに引き続いて○ＰＣＯＤＥ２および０ＰＲＮＤ　２を
解読し、○ＰＲＮＤ２をアドレス計算部１３ａに出力す
る。アドレス計算部１３ａは０ＰＲＮＤ２からメモリＭ
内のディスティネーションオペラントアドレスを計算し
、オペランド読出し部１７に出力してメモリＭからのデ
ィスティネーションオペランドを読み出させる。このデ
ィスティネーションオペラントはオペランド格納部ＭＤ
Ｉに格納される。そして、マイクロプログラム１９は、
二項演算命令に対応するマイクロプログラムを起動し、
実行部２０は、このマイクロプログラムを実行する。マ
イクロプログラムの実行時において、実行部２０は、制
御フラグ部１５のソース制御フラグＳＦを点検してソー
スオペランドの退避先、すなわち、汎用レジスタ１８か
らソースオペランドを取出し、また、オペランド格納部
ＭＤＩからディスティネーションオペランドを取出して
これらのオペランドに対して０ＰＣＯＤＥＩ、２から判
読された命令を実行する命令個別処理を行う。

このようにソースおよびディスティネーションオペラン
ドがともに、メモリ指定の場合、先にアクセスされた一
方のオペランドを汎用レジスタ１８に退避することがで
きるので、専用の退避レジスタ等を備える必要がなく、
ハードウェアの規模を増大させることがない。すなわち
、特別なレジスタ等を設けることなく、２つ以上のオペ
ランドのモードに応じて必要な場合にのみ、オペランド
を命令処理開始まで退避しておくことができるので、マ
イクロの共通化、処理速度の向上およびハードウェアの
削減といった効果を発揮することができる。

一方、メモリーレジスタ指定の演算処理を行う場合には
、第４図にそのタイミングチャートを示すように、退避
マイクロプログラムは起動せず、例えば、０ＰＲＮＤＩ
に従ってメモリからソースオペランドをアクセスし、○
ＰＲＮＤ２に従ってレジスタからディスティネーション
オペランドをアクセスしてこれらのオペランドに対して
演算処理を実行するといった動作が行われる。

あるいは、第５図にタイミングチャートを示すようにメ
モリーメモリ指定のデータ転送処理を行う場合には、ソ
ースオペランドだけを読込めばよいので退避マイクロプ
ログラムは起動されない。

〔発明の効果〕

本発明によれば、汎用レジスタやワークレジスタ等をオ
ペランド退避用として機能させることができるので、退
避専用のレジスタ等を不要にすることができ、ハードウ
ェアの規模を削減することができる。

【図面の簡単な説明】

第１〜５図は本発明に係るマイクロプロセッサの一実施
例を示す図であり、 第１図はその基本的な動作を説明する概念図、第２図は
その具体的な構成を示すブロック図、第３図はそのメモ
リーメモリ指定の演算処理を示すタイミングチャート、 第４図はそのメモリーレジスタ指定の演算処理を示すタ
イミングチャート、 第５図はそのメモリーメモリ指定のデータ転送処理を示
すタイミングチャートである。 第６図は命令フィールドを示す図である。 １２ａ、１２ｂ・・・・・・デコーダ（解読手段）、１
２Ｃ・・・・・・デコーダ（特定手段）、１８・・・・
・・汎用レジスタ、 １９・・・・・・マイクロプログラム（退避手段）、２
０・・・・・・実行部（退避手段、実行手段）。

Claims (1)

1. 【特許請求の範囲】 少なくとも２組のオプコードフィールドおよびオペラン
   ドフィールドからなる命令コード列が入力され、 該オプコードフィールド内のコード情報から命令の種別
   を解読する解読手段と、 前記オペランドフィールド内のコード情報からオペラン
   ドの存在するレジスタ、即値、メモリなどの位置を特定
   する特定手段と、 を具備し、 前記命令の種別が少なくとも２つのオペランドを取り扱
   う処理命令で、かつ、前記特定された位置が共に即値あ
   るいはメモリの場合、該２つのオペランドの何れか一方
   を先にアクセスする第１のアクセス手段と、 該アクセスされた一方のオペランドを汎用もしくはワー
   クレジスタに退避する退避手段と、該一方のオペランド
   が退避された後、他方のオペランドをアクセスする第２
   のアクセス手段と、アクセスされた他方のオペランドお
   よび汎用もしくはワークレジスタ内の一方のオペランド
   に対し、前記命令の種別に従って処理を実行する実行手
   段と、 を備えたことを特徴とするマイクロプロセッサ。