JPH01202794A - データ表示装置 - Google Patents
データ表示装置Info
- Publication number
- JPH01202794A JPH01202794A JP63026627A JP2662788A JPH01202794A JP H01202794 A JPH01202794 A JP H01202794A JP 63026627 A JP63026627 A JP 63026627A JP 2662788 A JP2662788 A JP 2662788A JP H01202794 A JPH01202794 A JP H01202794A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display panel
- type plasma
- discharge type
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006386 memory function Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 12
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011017 operating method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ランダム・アクセスｅメそり（以下、ＲＡ
Ｍという。）に記憶させたデータを表示するデータ表示
装置に関するものである。
Ｍという。）に記憶させたデータを表示するデータ表示
装置に関するものである。
従来、ＲＡ Ｍ ｆ！：有する回路の試験において、Ｒ
ＡＭに記憶させたデータの内容はイン畳す−キット拳エ
ミュレータ（以下、ＩＣＥという。）で読み出して確認
していた。
ＡＭに記憶させたデータの内容はイン畳す−キット拳エ
ミュレータ（以下、ＩＣＥという。）で読み出して確認
していた。
第２図は従来のＲＡＭを有する回路の試験装置を示すブ
ロック図であシ、図において、１は試験対象となる回路
を示し、中央処理装置（以下、ＣＰＵという。）の代わ
りにセットされたＣＰＵソケット２と、試験用のプログ
ラムおよびデータを記憶させたリード・オンリー・メモ
リ（以下、ＲＯＭという。）３と、ＲＡＭ４とで構成さ
れている。
ロック図であシ、図において、１は試験対象となる回路
を示し、中央処理装置（以下、ＣＰＵという。）の代わ
りにセットされたＣＰＵソケット２と、試験用のプログ
ラムおよびデータを記憶させたリード・オンリー・メモ
リ（以下、ＲＯＭという。）３と、ＲＡＭ４とで構成さ
れている。
５はＣＰＵソケット２に接続されているＩＣＥ５．６は
ＩＣＥ５を操作するための端末装置（ターミナル）を示
す。
ＩＣＥ５を操作するための端末装置（ターミナル）を示
す。
次に、動作について説明する。
操作手順にしたがって端末装置６からＲＯＭ３の試験用
プログラムの開始アドレスおよび終了アドレスを入力す
ることＫより、試験用プログラムの起動を指示すると、
ＩＣＥ５は試験用プログラムを終了アドレスまで実行し
、端末装置６に終了メツセージを表示する。
プログラムの開始アドレスおよび終了アドレスを入力す
ることＫより、試験用プログラムの起動を指示すると、
ＩＣＥ５は試験用プログラムを終了アドレスまで実行し
、端末装置６に終了メツセージを表示する。
ここで、試験者がＲＡＭ４に書き込まれているデータを
確認し九い場合は、その操作手順にしたがって端末装置
６から確認したいＲＡＭ４のアドレスを入力すると、端
末装置６はＲＡＭＪをアクセスして対応するアドレスの
データを読み込み、端末装置６に表示する。
確認し九い場合は、その操作手順にしたがって端末装置
６から確認したいＲＡＭ４のアドレスを入力すると、端
末装置６はＲＡＭＪをアクセスして対応するアドレスの
データを読み込み、端末装置６に表示する。
上述のように、回路１を試験することにより、回路１が
期待通りに設計あるいは製作されているかを確認するこ
とができる。
期待通りに設計あるいは製作されているかを確認するこ
とができる。
従来のＲＡＭを有する回路の試験装置は以上のように構
成されているので、設計誤り、製作誤りなどでＲＡＭ４
の該当アドレスに正規なデータが書き込まれていない場
合、データの書き込みが行なわれなかったのか、誤つ念
アドレスにデータが書き込まれ念のかといった識別がし
にくいため、不具合個所の究明に時間がかかるという問
題点があった。
成されているので、設計誤り、製作誤りなどでＲＡＭ４
の該当アドレスに正規なデータが書き込まれていない場
合、データの書き込みが行なわれなかったのか、誤つ念
アドレスにデータが書き込まれ念のかといった識別がし
にくいため、不具合個所の究明に時間がかかるという問
題点があった。
この発明は、上記のような問題点を解消する念めになさ
れたもので、ＲＡＭに対して＠き込んだデータをそのま
ま表示することができるデータ表示装置を得ることを目
的とする。
れたもので、ＲＡＭに対して＠き込んだデータをそのま
ま表示することができるデータ表示装置を得ることを目
的とする。
この発明に係るデータ表示装置は、ＲＡＭと同様な記憶
機能を有する交流放電形プラズマ・ディスプレイ・パネ
ル・パネルに駆動回路でデータを書き込んでビット毎に
表示させ、読出し回路で読み出せるようにしたものであ
る。
機能を有する交流放電形プラズマ・ディスプレイ・パネ
ル・パネルに駆動回路でデータを書き込んでビット毎に
表示させ、読出し回路で読み出せるようにしたものであ
る。
この発明におけるデータ表示装置は、交流放電形プラズ
マ・ディスプレイ・パネル・パネルの持つ記憶機能によ
り、ＲＡＭに対して書き込んだデータを次のデータが書
き込まれるまで記憶するとともに、表示する。
マ・ディスプレイ・パネル・パネルの持つ記憶機能によ
り、ＲＡＭに対して書き込んだデータを次のデータが書
き込まれるまで記憶するとともに、表示する。
以下、この発明の一実施例を図について説明する。
第１図において、第２図と同一部分には同一符号が付し
てあり、７は回路１にＲＡＭの代わりにセットされ九Ｒ
ＡＭンケットを示す。
てあり、７は回路１にＲＡＭの代わりにセットされ九Ｒ
ＡＭンケットを示す。
８はＲＡＭソケット７に接続されたデータ表示装置を示
し、ＣＰＵ側から書き込まれるデータをビット毎に記憶
１表示するドツト・マトリックス形の交流放電形プラズ
マ・ディスプレイ・パネル・パネル９と、ＣＰＵ側から
書き込まれたデータにし念がって交流放電形プラズマ・
ディスプレイ・パネル・パネル９の対応するアドレスの
各ビットのセルを点灯あるいは消灯させる駆動回路１０
と、交流放電形プラズマ・ディスプレイ・パネル・パネ
ル９が記憶１表示しているアドレスのデータを読み出す
読出し回路１１とで構成されている。
し、ＣＰＵ側から書き込まれるデータをビット毎に記憶
１表示するドツト・マトリックス形の交流放電形プラズ
マ・ディスプレイ・パネル・パネル９と、ＣＰＵ側から
書き込まれたデータにし念がって交流放電形プラズマ・
ディスプレイ・パネル・パネル９の対応するアドレスの
各ビットのセルを点灯あるいは消灯させる駆動回路１０
と、交流放電形プラズマ・ディスプレイ・パネル・パネ
ル９が記憶１表示しているアドレスのデータを読み出す
読出し回路１１とで構成されている。
次に１動作について説明する。
従来と同様に、操作手順にしたがって端末装置６からＲ
ＯＭ３の試験用プログラムの開始アドレスおよび終了ア
ドレスを入力することにより、試験用プログラムの起動
を指示すると、ＩＣＥ５は試験用プログラムを終了アド
レスまで実行する。
ＯＭ３の試験用プログラムの開始アドレスおよび終了ア
ドレスを入力することにより、試験用プログラムの起動
を指示すると、ＩＣＥ５は試験用プログラムを終了アド
レスまで実行する。
このように、試験用プログラムの実行時にＲＡＭへデー
タの書き込みが行なわれると、駆動回路１０を介して交
流放電形プラズマ・ディスプレイ・パネル拳パネル９の
対応するアドレスの各ビットに位置するセルを点灯（デ
ータ値が”１＃の場合）または消灯（データ値が′０＃
の場合〕させ、その状態は次にデータがそのセルに書き
込まれるまで維持される（交流放電形プラズマ・ディス
プレイ・パネル・パネル９の記憶機能）。
タの書き込みが行なわれると、駆動回路１０を介して交
流放電形プラズマ・ディスプレイ・パネル拳パネル９の
対応するアドレスの各ビットに位置するセルを点灯（デ
ータ値が”１＃の場合）または消灯（データ値が′０＃
の場合〕させ、その状態は次にデータがそのセルに書き
込まれるまで維持される（交流放電形プラズマ・ディス
プレイ・パネル・パネル９の記憶機能）。
そして、試験用プログラムの実行時にＲＡＭからデータ
の読み出しが行なわれると、読出し回路１１は交流放電
形プラズマ・ディスプレイ・パネル・パネル９の対応す
るアドレスの各セルのオン、オフ状態を、放電電流を検
出することによって読み出し、データとしてＣＰＵ側へ
送出する。
の読み出しが行なわれると、読出し回路１１は交流放電
形プラズマ・ディスプレイ・パネル・パネル９の対応す
るアドレスの各セルのオン、オフ状態を、放電電流を検
出することによって読み出し、データとしてＣＰＵ側へ
送出する。
上述のように、データ表示装置８はＲＡＭの機能を代行
するとともに、書き込まれているデータを表示するので
、試験者は容易、かつ、迅速に試験あるいはデバッグを
実行することができる。
するとともに、書き込まれているデータを表示するので
、試験者は容易、かつ、迅速に試験あるいはデバッグを
実行することができる。
なお、上記実施例では！・−ドウエアの試験の場合につ
いて説明したが、ハードウェア上のソフトウェアの試験
等であってもよく、上記実施例と同様の効果を奏する。
いて説明したが、ハードウェア上のソフトウェアの試験
等であってもよく、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、ＲＡＭと同様な記憶
機能を有する交流放電形プラズマ・ディスプレイ・パネ
ル・パネルに駆動回路でデータを書き込んでビット毎に
表示させ、読出し回路で読み出せるようにし念ので、試
験者は容易、かつ、迅速に試験あるいはデバッグを実行
することができるという効果がある。
機能を有する交流放電形プラズマ・ディスプレイ・パネ
ル・パネルに駆動回路でデータを書き込んでビット毎に
表示させ、読出し回路で読み出せるようにし念ので、試
験者は容易、かつ、迅速に試験あるいはデバッグを実行
することができるという効果がある。
第１図はこの発明の一実施例によるデータ表示装置を使
用したＲＡＭを有する回路の試験装置を示すブロック図
、第２図は従来のＲＡＭを有する回路の試験装置を示す
ブロック図である。 因において、８はデータ表示装置、９は交流放電形プラ
ズマ・ディスプレイ・パネル・パネル、１０は駆動回路
、１１は読出し回路を示す。 なお、図中、同一符号は同一、または相当部分を示す。 第１図
用したＲＡＭを有する回路の試験装置を示すブロック図
、第２図は従来のＲＡＭを有する回路の試験装置を示す
ブロック図である。 因において、８はデータ表示装置、９は交流放電形プラ
ズマ・ディスプレイ・パネル・パネル、１０は駆動回路
、１１は読出し回路を示す。 なお、図中、同一符号は同一、または相当部分を示す。 第１図
Claims (1)
- ランダム・アクセス・メモリと同様な記憶機能を有する
交流放電形プラズマ・ディスプレイ・パネルと、この交
流放電形プラズマ・ディスプレイ・パネルのアドレスの
各ビットのセルを供給されるデータに基づいて点灯ある
いは消灯させる駆動回路と、前記交流放電形プラズマ・
ディスプレイ・パネルの前記アドレスの各ビットのセル
から前記データを読み出す読出し回路とを備えたデータ
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026627A JPH01202794A (ja) | 1988-02-09 | 1988-02-09 | データ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026627A JPH01202794A (ja) | 1988-02-09 | 1988-02-09 | データ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202794A true JPH01202794A (ja) | 1989-08-15 |
Family
ID=12198692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63026627A Pending JPH01202794A (ja) | 1988-02-09 | 1988-02-09 | データ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202794A (ja) |
-
1988
- 1988-02-09 JP JP63026627A patent/JPH01202794A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006127553A (ja) | プログラムのテスト及びデバッギングが容易な中央処理装置 | |
| JPH0827730B2 (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| JPH01202794A (ja) | データ表示装置 | |
| JPH1185559A (ja) | エミュレータ | |
| JPS63148498A (ja) | 自己診断機能を具備した記憶装置 | |
| JPS6243791A (ja) | Ｉｃカ−ド | |
| JP2772999B2 (ja) | 実験システム | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JP2659115B2 (ja) | シーケンスコントローラ | |
| JPS63131238A (ja) | 論理シミユレ−タ | |
| KR890005051B1 (ko) | 자기기록장치의 테스트회로 | |
| JPH0293847A (ja) | 初期診断時のメモリテスト方式 | |
| JPS59202553A (ja) | プログラムアナライザ | |
| JPH04195341A (ja) | 情報処理装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS5912369A (ja) | メモリ検査方法 | |
| JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
| JPH04276397A (ja) | メモリカードシステムの機能検査方法 | |
| JPH0358241A (ja) | デバッグツール | |
| JPS6011941A (ja) | デ−タ処理装置 | |
| JP2007264698A (ja) | Ｒｏｍ検査システムおよびｒｏｍ検査方法 | |
| JPH01214942A (ja) | インサーキット・エミュレータ | |
| JPH01147733A (ja) | 障害原因早期発見装置 | |
| JPS6370178A (ja) | 試験装置 | |
| JPS59140570A (ja) | プログラムテスト装置 |