JPH01200405A - プロセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は可燃燃料バーナに用いられうるような電子型の
スインチ装置を作動させるのに適した種類の制御器に関
する。さらに詳細には、本発明は、マイクロプロセッサ
のリセット端子に結合される循環信号と同期して線形プ
ログラムを実行するためのマイクロプロセッサをベース
とした制御装置に関する。マイクロプロセッサをベース
とする制御器を用いた本発明の好ましい実施例が可燃燃
料バーナ装置に関して説明されるが、本発明はそれに限
定されるものではない。本発明は信頼度の高いマイクロ
プロセッサをベースとした制御回路が所望される任意の
用途に適用しうる。

種々のガス着火制御装置が知られており、それは、特定
の用途に対して設定された単一の予め設定された制御シ
ーケンスを行うための個別部品で構成された装置を含ん
でいる。このようなガス着火装置は通常、サーモスフチ
ック熱需要に応答して付勢されかつパイロットガス弁を
作動するためのリレーと、パイロット弁の付勢と同時に
あるいはその後における予め定められた時間内にパイロ
ットガスに着火する火花発生回路と、パイロット炎の存
在を検知するための炎感知プローブと、パイロット炎の
検知にもとづいて主燃料弁を付勢する出力リレー領域を
具備している。この基本的な装置を改善したものは、サ
ーモスフチック熱需要を受取るごとにそれに基づいて特
定のシーケンスで動作される必要がある１対の電磁弁を
具備しろる。これらの弁の順次的な動作はある種の回路
部分の保全性を確認する作用をする。このようなガス着
火装置の例が米国特許第４０７７７６２号および第４１
７８１４９号に開示されている。これらのガス着火装置
はこれまでのところ満足しうるちのであったが、ある種
の回路部品の保全性を連続的にモニタしかつそれを確認
するためおよび従来知られていない程度の適用上の柔軟
性を与えるためにマイクロプロセッサを用いうる態様に
対処しえないものであった。

特に、このような従来の装置は、マイクロプロセッサを
ベースとした装置が種々の制御計画の１つでどのように
してプログラム可能に構成され、それによりその装置が
それぞれ異なる制御要件を呈示する種々のガス燃料炉に
容易に適合されうるかということについての認識を欠い
ていた。

マイクロプロセッサをベースとした制御器の一例が米国
特許第４５８１６９７号に開示されている。このマイク
ロプロセッサをベースとした装置は、燃焼用燃料バーナ
の動作を制御するためおよび１以上の入力および出力ス
テージを含みうるとともに予め定められた事象の発生に
よってではなくて予め定められた時間経過に従って制御
シーケンスを実施しうるある種の回路部品の保全性をモ
ニタするために同期信号を利用しようとするものである
。しかし、燃焼用燃料バーナおよび高度の信頼性を必要
とする他の分野では、システムの起りうる故障モードを
予知および／または制限できることが必要である。上述
した従来の装置では、このことは実現されうるが、従来
においてはマイクロプロセッサをベースとした装置では
そうではなかった。ソフトウェアによって駆動される従
来のマイクロプロセッサをベースとした装置は理論的に
は無限の予知不能な故障モードを有しうる。

従って、高度の信頼性を与えかつ種々の制御計画に容易
に適合しうるマイクロプロセッサをベースとした装置は
顕著な技術的進歩となるであろう。

本発明の１つの目的は高度の信頼性を呈示しかつ種々の
制御計画に容易に適合しうるマイクロプロセッサをベー
スをベースとしたバーナ制御装置を提供することである
。

本発明の他の目的は装置の保全性をモニタするためおよ
びマイクロプロセッサ・プログラムが実行される速度（
ｒａ　ｔｅ）を制御するために循環リセット信号を用い
るマイクロプロセッサをベースとした制御器を提供する
ことである。

本発明の他の目的は線形プログラムを実行し、それによ
ってより高い信頼性を実現するマイクロプロセッサをベ
ースとした制御器を提供することである。

本発明はプロセスを信頼性をもって制御するたの装置で
あって、そのプロセスについての情報を搬送する電気信
号を受取るための入力回路と、プロセスに関係した少な
くとも１つのパラメータを制御するための電気出力信号
を与える出力回路を有するマイクロプロセッサを具備し
ている装置に関する。マイクロプロセッサのリセット端
子に作動信号を与えるための手段も設けられている。作
動信号は反復的な第１および第２のレベルを有しており
、動作時に、第１のレベルではマイクロプロセッサが活
性状態に入り、第２のレベルでは非活性状態に入るよう
になされている。活性状態にある間に、マイクロプロセ
ッサは線形プログラムを実行しかつプロセスを確実に制
御するための出力信号を発生する。好ましい実施例では
、被制御プロセスは、それが直接、間接および熱面着火
モードで動作しうる可燃燃料炉の動作である０作動信号
はマイクロプロセッサを付勢するために用いられる交流
信号よりなるものであることが好都合である。動作上の
信頼性を確保するために、マイクロプロセッサは、活性
状態に入ると複数のデータ保全性チェックを行うための
手段を具備しており、さらに非活性状態に入る前に情報
を計算しかつ記憶するための手段を具備している。記憶
された情報は次の活性状態に入るとデータ保全性チェッ
クを実施するために用いられる。動作時に、マイクロプ
ロセッサは、それのメモリに予め定められた状態を記憶
されていて、入力電気信号にもとづき線形プログラムの
種々の動作状態を確認し、かつ不一致（ｄｉｓｐａｒｉ
ｔｙ）が認められるとプログラムの実行を中断する。

以下図面を参照して本発明の実施例につき説明しよう。

まず、一般に、可燃性燃料バーナ装置を動作させかつ着
火させるための多数の既知制御計画が存在すると考える
のが有益であろう。燃料としてガスを用いるこのような
方法の例としては、直接、間接および熱面（ｈｏｔ　５
ｕｒｆａｃｅ）着点方式がある。

簡単に述べると、間接法では、ガス着火シーケンスは主
供給源からバーナに供給されるガスを作成する前にパイ
ロット炎を着火する工程を含み、その後で、ガスにパイ
ロット炎によって着火される。

直接法では、主供給源からのガスはパイロ７ト炎の仲介
なしに着火される。最後に、熱面法では、通常カーバイ
ドで構成されている着火要素がバーナに供給されるガス
に直接着火するのに適した温度に電気的に加熱される。

間接着火法につき第１図を参照して説明しよう。

第１図を参照すると、本発明による制御装置が全体とし
て数字１０で概略回路図として示されている。制御装置
１０はマイクロプロセ・ノサ１２を有し、このマイクロ
プロセッサ１２のリセット端子は、好ましい実施例では
２４ボルトの交流電源によって付勢される電源回路１６
にリセット制御回路１４に接続されている。後でさらに
詳細に説明するが、リセット制御回路１４はマイクロプ
ロセッサが２４ボルト交流電源の６０Ｈｚ入力周波数の
各サイクルの間に活性状態と休止状態とを交互にとるよ
うにさせる。活性状態にある間に、マイクロプロセッサ
は休止状態をとる前に予め定められたプログラムを実行
する。マイクロプロセッサはまた、すべて従来の設計で
あるクロック発生器１６、タイミング選択回路２０、炎
感知回路２２に動作的に接続されている。マイクロプロ
セッサにＣＩ端子を接続された炎感知回路は、米国特許
第４５８１６９７号と動作および構成の点で実質的に同
一である。

マイクロプロセッサの端子Ａ２、Ａ４およびＡ７は好ま
しい実施例では出力として示されており、かつ主弁駆動
回路３０のサイリスク装置２４．２６および２８、パイ
ロット弁駆動回路３２、および火花変成器３４の一次側
をそれぞれ作動させるように接続されている。火花変成
器３４は一次側を直流電源３６に接続されており、その
直流電源は２４ボルト交流電源から付勢される倍圧回路
３８によって電力を与えられる。上記変成器の二次側は
システム接地に対する火花ギャップを発生するようにな
されており、かつ適切に付勢されると、間接着火法にお
けるパイロット炎および直接着火法における主バーナ炎
を着火するために用いられる火花を与える。主弁駆動回
路３０およびバイロフト弁駆動回路３２はそれぞれ電磁
弁４２および４４を具備しており、これらの電磁弁はサ
イリスク装置２４および２６が導通状態に活性化された
場合に付勢される。リレー４２は主ガス弁（図示せず）
を動作させるために用いられるに１で示された１つの組
のリレー接点を制御する。リレー４４はパイロット弁（
図示せず）を動作させるために用いられるに２で示され
たリレー接点を同様に制御する。リレー４２および４４
はそれぞれリレー・コイルの両端に接続されておりかつ
マイクロプロセッサが「休止」状態にあるために電力が
得られない場合にリレーを瞬時的に付勢するために用い
られるコンデンサ４６および４８を具備しているが、こ
の点については後でさらに詳細に説明する。サイリスク
装置２４および２６のゲート電極にそれぞれ直列に接続
されたコンデンサ５０および５２は回路はノイズ／干渉
フィルタとして作用し、サイリスクがスプリアス活性化
により導通状態となされるのを防止する。

好ましい実施例では、マイクロプロセッサ端子Ｂ１、Ｂ
４およびＢ７は、電力ライン５４、バイロフト・ガス弁
リレーに２および主ガス弁リレーに１の状態をそれぞれ
感知するための入力として＋ｉ成される。電力ラインの
チェックは電力ライン感知回路５６を介して行われ、他
方、Ｋ２およびに１リレ一接点の状態はパイロット弁惑
知回路５８および主弁感知回路６０によってそれぞれチ
ェックされる。

接地バス６６ａとリレー接点に２のバイロフト・ガス弁
出力ライン６８の間に直列接続された抵抗６２および６
４がさらに設けられている。抵抗６２および６４はパイ
ロット弁に対する負荷抵抗として作用する。接地バス６
６ａと主ガス弁すレー出カライン７４との間における同
様の直列接続された抵抗７０および７２は主ガス弁に対
する負荷抵抗として作用する。これらの負荷の機能は、
それに２４ボルト交流電力が印加されていない場合に、
意図しないスプリアスな活性化を防止するために電気的
弁出力をほぼ接地電位に維持することである。接地バス
６６ａと数字８０で示された２４ボルト交流ラインとの
間の他の対の直列接続された負荷抵抗７６および７８は
、サーモスタット接点が閉成された場合に制御装置１０
が応答するサーモスタット（図示せず）に対する負荷抵
抗として作用する。抵抗７６および７８は、着火装置の
動作に影響を及ぼすことなしにサーモスタットがボード
上に再充電可能なバッテリを有しうるようにする負荷を
与える。抵抗７６および８０に並列に接続されたコンデ
ンサ８２はノイズに対するフィルタ作用を与える。

間接着火法における制御装置１０の一般的な動作につい
てまず説明する。その後で、マイクロプロセッサ制御装
置を動作させる本発明の方法についてさらに詳細に説明
しよう。

動作時には、サーモスタット接点（図示せず）が例えば
加熱の必要を表示して閉成すると、２４ボルト交流電＃
２４から電源回路１６に与えられ、そしてリセット制御
回路１４を通じてマイクロプロセッサ１２のリセット端
子に与えられる。リセット制御回路１４は本発明の装置
の重要な特徴であり、それの機能および動作モードにつ
いては後で説明する。リセット端子における特定のマイ
クロプロセッサの特性によって決定されたレベルを超え
ると、プロセッサが予め定められた動作シーケンスを実
行する。動作サイクルの一部分は内部パワー・アップ・
ルーチンおよびチェックの公知の初期化を含んでいる。

主ガスバーナ動作の着火に対する該当シーケンスは次の
通りである。

端子４７がハイ論理状態をとると、作動信号が、直列接
続された抵抗８４および８６で構成された分圧器からサ
イリスタ２８のゲートに与えられる。

抵抗８４はサイリスクのゲート電流を制限し、抵抗８６
は高温におけるサイリスク装置の意図しない点火を防止
するためにサイリスクのゲートをほぼ接地位置に保持す
る。サイリスクが導通状態にある場合には、火花が火花
ギャップ端子４０に発生される。端子Ａ７はコンデンサ
８８の適切な充電を可能にするためのマイクロプロセッ
サ動作の選択されたサイクル時にサイリスク２８のゲー
トにパルスを与えるようになされている。直流電源３６
におけるコンデンサ８８は通常充電されていて、必要に
応じて火花を発生するために用いられうる。

端子Ａ７の活性化と実質的に同時に、端子Ａ４は、上述
したように抵抗８４および８６によって形成されたもの
と設計および機能の点で同様の抵抗性分圧器の助力によ
ってバイロフト弁駆動回路３２におけるサイリスク２６
のゲートに直流阻止用コンデンサ５２を介して付勢され
る。サイリスクが導通状態にあるときにはリレー４４の
接点に２が閉成し、バイロフト・ガス弁を作動させ、か
つ火花ギャップ４０に対して動作的に近接して配置され
たパイロット・バーナ（図示せず）にガスを供給する。

本発明によれば、端子Ａ４はマイクロプロセッサ１２の
リセット端子と同期してサイリスタ２６のゲートにパル
スを与えるようになされている。リレー４４のコイル＠
綿に対して並列に接続されたコンデンサ４８は動作時に
充電され、かつマイクロプロセッサが動作の「休止」サ
イクルにある場合のようにサイリスクが非導通状態にあ
る場合にリレー４４に電力を供給する。直接着火モード
では、端子Ａ４およびＡ７の活性化と実質的に同時に、
端子Ａ２が活性化され、そして主弁駆動回路３０（これ
はバイロフト弁駆動回路３２と同様である）を通じて、
リレー接点に１が主ガス弁を開くように作用する。パイ
ロット炎が得られたかどうかは、パイロット炎を感知す
るように配置された炎プローブ９０、パイロット炎セン
サ回路２２およびマイクロプロセッサ１２のＣ１端子に
よって決定される。例えば３回の試行の後でパイロット
炎が検知されない場合には、装置は停止し、そして動作
を初期化するための操作がオペレータの介入によってな
されなければならない。

試行の回数は所望に応じて選択されうるちのであり、上
記３回の試行は例示のためのものである。

従来の場合と同様に、試行間に未燃焼ガスを排出するた
めにパージ期間が設けられ、最初の試行はパイロット炎
に着火するためのものである。パージ期間の長さはタイ
ミング選択回路２０によって選択される。

炎が検知されると、端子Ａ７が消勢され、そして主弁駆
動回路３２を動作させるために端子Ａ２が付勢され、そ
の駆動回路はリレー４２の接点Ｋｌを活性化することに
よって主ガス弁（図示せず）を開く。主弁駆動回路３０
の構成と動作は上述したパイロット弁駆動回路３２のそ
れと実質的に同一である。その後に、この装置は「ラン
」モードで動作する。端子Ａ４とパイロ７）炎がオン状
態にあり、従って炎センサ回路２２がパイロット炎をモ
ニタし続ける。炎が消えると、リレー４２を消勢するこ
とによって主弁が閉じられ、それによりリレー接点に１
およびに２を開く。その後で動作が上述のようにして再
開される。

「ラン」モードでは、制御装置の動作状態が、電力ライ
ン感知回路５６、パイロット弁感知回路５８および主弁
感知回路６０にそれぞれ接続されたマイクロプロセッサ
の端子Ｂ１、Ｂ４およびＢ７においてモニタされる。回
路５６．５８および６０は設計および動作モードの点で
互いに同一である。

例示すると、電力ライン感知回路はＢ１端子と接地バス
６６ｂとの間に接続された１対の直列に接続された抵抗
よりなる。フィルタ・コンデンサ９６は抵抗の接続点と
バス６６ｂとの間に接続されている。電力ライン感知回
路の機能は２４ポルト交流電圧源が故障していないよう
にすることである。

Ｂ４端子はパイロット弁駆動回路３２におけるリレー４
４の位置が、マイクロプロセッサの予めプログラムされ
た動作シーケンスの実行における特定の点に対する適当
な位置（開放された、閉塞された）にあるかどうかをモ
ニタする。例えば、特定の時点においてパイロット弁出
力ライン６８に２４ボルト交流が検知されない場合には
、このことはサイリスク２６が非導通状態にあるという
表示となるであろう、従って、端子Ａ４が活性化されな
ければならないかどうかを確認することが必要であろう
。

端子Ｂ７は端子Ｂ４について上述したのと同様の態様で
主弁駆動リレー４１の位置をモニタする。

このようにして、例えば端子Ｂ７は、パイロット弁駆動
回路３２がパイロット弁に対する電力を活性化した直後
に２４ボルト交流が存在しているかどうかを決定するた
めにモニタされる。シーケンスのこの点において２４ボ
ルト交流が検知されたということは、導通状態にあるサ
イリスタ２４が故障していることを示す。このことはパ
イロット炎が存在しないのに主弁がオンしていることを
意味する。従って、未燃焼ガスの逃げを防止するために
パイロット弁と主弁をオフにする必要がある。

主弁に対する電圧は直列接続された導電性シャント９８
によってパイロット弁から与えられるから、主弁の遮断
は迅速にかつ同時に行われうる。

前述した所望の信頼性を実現するためのマイクロプロセ
ッサ１２の動作について次に説明する。

マイクロプロセッサ１２の動作は新しい直線プログラム
概念を用いて新しい「同期リセット」方式で行われる。

「同期リセット」というのは、６０Ｈｚライン周波数の
ような予め定められた基準信号に同期して反復するマイ
クロプロセッサのリセットを意味する。直線プログラム
概念は従来のマイクロプロセッサ適用におけるものとは
異なるアプローチを含む。ソフトウェア・システムは最
少限のブランチングを有し、ブランチ・ルーチンを有し
ないで設計されている。これにより潜在的なマイクロプ
ロセッサ故障モードの予測が可能となる。本発明のシス
テムはライン・サイクルごとにデータの保全性をチェッ
クするためのソフトウェアに基づいている。

ソフトウェア設計の構造は、マイクロプロセッサがまず
それ自体でデータの保全性をチェックし、次に必要な動
作を行い、次のチェック・サイクルに対する必要なデー
タを発生することによって次のサイクルに対するシステ
ムを設定し、次にリセット信号の発生によってのみ停止
されうる待機（ｗａ　ｉ　ｔ）状態にロックする。

この形式の直線プログラムを実現するために、システム
はテーブル駆動される。テーブル内のデータに対する１
つの組のポインタがチェックされるデータの領域内に維
持される。これらのテーブル・ポインタは炉サイクルの
状態におけるステ７１間のタイミングを見つけ出すため
に用いられる。

これらのステップはパージ、着火およびラン・モードを
含む、これらの状態のそれぞれは、システムにシステム
の保全性のチェックを行わせる副状態（ｓｕｂｓｔａｔ
ｅｓ）にさらに分けられる。

ここで第１図を参照すると、同期リセット機能は、２４
ボルト交流ラインと接地バス１０６との間に接続された
直列接続の抵抗１００．１０２および１０４よりなる抵
抗性分圧器で構成されたリセット制御回路１４によって
行われる。第１のダイオード１０８は抵抗１０２および
１０４間の接続点１１０にカソードを接続され、そして
アノードを接地バス１０６に接続されている。第２のダ
イオード１１２は上記接続点１１０と電ａＩ１１６の５
ボルト直流出力にアノードを接続されている。

ダイオード１０８に対して並列に接続されたコンデンサ
１１４はマイクロプロセッサ１２のリセット入力端子に
フィルタ作用を与え、そのダイオードと直列の抵抗１１
６はそのダイオードに対する電流を制限する。

動作時には、ダイオード１０８および１１２がリセット
端子に対する電圧を負の０．６ボルトと５．６ボルトの
間にクランプし、その電圧は第２Ａ図に示されているよ
うに６０Ｈｚライン周波数と同期してそれらの電圧値の
間で変動する。このようにして、マイクロプロセッサは
、リセット端子における電圧が上昇しかつ通常は電源電
圧の半分に等しいマイクロプロセッサの予め設定された
しきい値特性より下に低下するのに伴って、毎秒６０回
だけ既知の状態にリセットされる。この実施例では、そ
のしきい値は約２．５ボルトである。このことは、マイ
クロプロセッサが活性状態にある場合に第２Ａ図の点Ａ
およびＢ間におけるサイクルの部分においてのみソフト
ウェア・プログラムが実行されうろことをも意味する。

残りの時間のあいだは、マイクロプロセッサは上述のよ
うに非活性状態にあり、ロックされている。マイクロプ
ロセッサの非活性状態は第２Ａ図の点Ｂおよび０間に示
されている。連続動作においては、点Ｃが次の動作サイ
クルの点Ａとなる。

このようなアプローチが従来技術より優れている点は、
ソフトウェア・プログラムの実行速度がリセットａ能の
周波数に直接関係づけられている点である。好ましい実
施例では、リセット周波数は６０Ｈｚに選択される。こ
のことは、毎秒６０回だけマイクロプロセッサがリセッ
トされ、非活性状態に転する前に次のリセットパルスま
で既知の点で開始するプログラムを実行する。このよう
にして、ノイズ等に基因するソフトウェアエラーが１７
６０秒の最大時間のあいだ伝播し、次のマシンサイクル
のあいだのりセットに基づいて補正される。これは重要
な特徴である。なぜなら、ｌ／６０秒という期間は十分
に短いので、エラーが生じた場合に、そのエラーが補正
されるかシステムがシャットダウンされる前にほんの少
量しか未燃焼ガスが逃げないからである。

このマイクロプロセッサをベースとした着火装置は、プ
ログラムが６０Ｈｚライン電圧の１／２サイクルの間に
リセット状態からストップ状態まで走るように設計され
ている。この装置は直流電源によって電力を与えられて
いるが、リセット入力を２４ＶＡＣラインに接続されて
いる。リセット端子がその直流電源電圧の約半分より低
い場合、すなわち第２Ａ図に示されたしきい値より低い
場合には、プロセッサは動作することはできない。

リセット端子の電圧がしきい値レベルを超えると、マイ
クロプロセッサがそれのメモリ・マツプ内の一定の場所
（好ましい実施例で用いられる６３０５の＄　１　ｆｆ
ｆ）から読み出される予め定められた点におけるレジデ
ント・プログラム（ｒｅｓｉｄｅｎｔ　ｐｒｏｇｒａｍ
）を実行しはじめる。そのプログラムは、それがＷＡＩ
Ｔまたは５ＴＯＰコマンドで停止するまであるいはリセ
ット端子の電圧がしきい値レヘルより低くなるように指
令されてシステムがハードウェア・リセット状態によっ
て停止されるまで、継続する。

このシステムを実施する際の１つの問題点は処理時間が
１サイクルにつき約８．３ミリ秒以下に制限されるので
、マイクロプロセッサがこの時間のあいだにプログラム
のうちの既知量を実行しなければならないとともに、次
のリセットが住じたときにマイクロプロセッサＲＡＭが
次のサイクルの動作に対して正しいことをシステムが保
証できなければならないことである。この難点は、シス
テムがＲＡＭに既知状態がない状態でスタートする場合
の従来からの「パワー・オン」リセットと回路の信頼性
のために必要な本発明による同期リセットとの間の差が
見掛は上欠如していることによる。マシンの状態に関す
る決定はデータの保全性に基づいていなければならない
。

データの保全性がチェックされる態様、実行されるプロ
グラムの直線性、およびマイクロプロセッサの１つの活
性サイクルにおける本発明のシステムの詳８１な動作に
ついて第２Ｂ図および第３図を参照して以下に説明する
。第２Ｂ図はマイクロプロセッサ動作のステージを示し
ており、第３図はフローチャート・フォーマントにおけ
るステップの対応したシーケンスを示しているが、演算
ロジックがより大きく強調されている。第２Ｂ図および
第３図における符号１−ａはこの対応を示している。第
２Ａ図および第２Ｂ図における文字ｒＡＪおよびｒＢＪ
は活性マイクロプロセッサ・サイクルの開始と終りをそ
れぞれ示している。第３図において、符号ｒＸＸＪおよ
び「ＹＹ」は図示を明瞭にするために補正ラインが省略
されたフローチャートの同一の共通点を示す。

第２Ｂ図および第３図はりセントと休止（レスト）との
間のマイクロプロセッサ・プログラムの直線シーケンス
を示している。プログラム・ロジックにジャンプ・フォ
ワードが存在しているが、互いに重複するサブルーチン
またはロジック・ブランチは存在しない。従って、進行
する唯一の方法は休止状態までプログラムを順次順方向
に進行することである。次の動作サイクル（活性状態）
に入る方法はリセットの発生によることである。

リセットが繰り返し°生ずる周波数は制御されるプロセ
スおよびエラーがどの程変修正されうるかに依存する。

第２Ｂ図および第３図を参照して続けると、マイクロプ
ロセッサの動作はり壱ノドの発生からはしまる、これは
データの保全性チェックを開始する。

１で示されているデータ・チェックの組の最初のものは
テーブルにおける状態マシンのモード（すなわち、パー
ジ、着火のためのトライアル、ラン、ロックアウト）の
フラグ・バイトを参照すること（ｌｏｏｋ　ｕｐ）であ
る、２つが整合しない場合には、システムは「パワーオ
ン」状態から出て来つつあると考えられる。システムが
パワー・リセットを行っていることを検知しないこのテ
ストの確率は低い。なぜならば、マイクロプロセッサの
ヂンダム・アクセス・メモリ　（ＲＡＭ）がチップの設
計に応じてすべて「０」またはすべて「１」として現わ
れる傾向があるからである。１対のモードまたは状態フ
ラグ間にランダム整合が生ずる可能性はごくわずかであ
る。しかし、これは安全回路における許容レベルの信頼
性ではないから、付加的なテストが行われる。

最終的なデータ・バリデイティ（ｄａｔａ　ｖａｌｉｄ
ｉｔｙ）は第２Ａ図および第３図において２で示されて
いる公知のサイクリカル・リダンダンシー・チェック（
ＣＲＣ）を用いてチェックされる。このＣＲＣは通常直
列データ伝送およびディスクのようなデータ記憶システ
ムで用いられる。第２Ｂ図および第３図に示されている
ように、ＣＲＣ機能によって発生されるデータは１つの
サイクルの終りにおいてプログラムによって記憶され、
そして次のサイクルの開始時に再計算値と比較される。

この新しく計算された値が先に記憶された値と一敗しな
い場合には、システムは同期リセットではなくて「パワ
ーオン」リセットから出て来つつあると考えられる。

第２Ｂ図および第３図において３で示されているデータ
の保全性を立証するために用いられる他の手段は、炎不
整合フラグのようなノンカウンティング・データに対す
るフラグが計算できない状態（すなわち単一のビットの
単純な増加以外の）だけを有しうるようにし、記憶（ス
テップ９）前の過誤計算がバリッド状態を記憶すること
ができないようにすることである。このテストはプロセ
ッサ環境において生じうる種類のエラーの確率に基づい
ている。勿論、完全にランダムな発生が、インバリッド
として検知されることができないデータを記憶する可能
性がある。このような起りそうもない事象の可能性をさ
らに少なくするために、タイマーはすべてノンゼロ・ベ
ース（ｎｏｎ−ｚｅｒ。

ｂａｓｅｄ）とされる。すなわち、このシステムは、バ
リデイティ・テストがバスされるべき場合にカウンタ値
が存在しうるウィンドだけを許容する。

全データ・バリデイティのほかに、安全タイマーとカウ
ンタが通常状態および補足状態で記憶される。すなわち
、タイマーまたはカウンタが変更される毎に、一方の値
が増加され、他方は減少される。カウンタには相補値が
ロードされ、従ってシステムは、カウントの各変化の後
で、値が等しいことをチェックすることができる。任意
の時点においてそれらの値が等しくなければ、システム
は第２Ａ図および第３図に示されているようにロックア
ウトに行く。

時間カウンタが予め定められた値に達することによりま
たは入力の状態の変化（第１図におけるＢ１、Ｂ４、Ｂ
Ｔ）によってモードまたは状態が変更されると、システ
ムは１つの状態から他の状態への切換えのバリデイティ
についての多数のテストを行う、（状態の変化の一例は
炎の検知およびそれに続いて「ラン」モードに入ること
でありうる。）システムはリストから次に所望される状
態を探す、新しいモードまたは状態は先のモードからモ
ードのフラグ・バイト値を探し出す。それらが一致して
おれば、状態のモードの新しいフラグ・バイトが記憶さ
れ、そして新しい状態に対する時間が２つのテーブル、
すなわちカウントアンプ・テーブルおよびカウントダウ
ン・テーブルからロードされる。これらは補数でなけれ
ばならない、補数を用いる理由は、バスまたはＡＬＵ（
ａｒｉｔｈ＋ｅｅｔｉｃ　ｌｏｇｉｃ　ｕｎｉｔ）のビ
ットが１つの状態に見られると、システムはテストをバ
スすることができないということである。

炎感知回路２２（第１図）は少なくとも部分的に自己チ
ェックする同期検知方式である。プログラムはコンデン
サＣ７を交互に放電させ、数サイクルの動作だけ待機し
、そしてそのコンデンサを動作させるように設計されて
いる。これによりシステムは、第２Ｂ図および第３図の
６および６ａにおいて必要とされるようにシステムが炎
を検知できなくするように回路が直流電源にショートさ
れていないことを検知することができる。このことが生
ずると、システムはロックアウトに進み、電力遮断によ
って再開されうるにすぎない。システムに対する周期性
カウンタも、始終一致していなければならないノンゼロ
・ベース相補性バイト対である。実際の検知方式は、回
路がショートされて後に、感知用コンデンサの電圧は、
電力ラインの少なくとも予め定められた数のサイクルの
あいだ電源電圧の約半分のマイクロプロセッサ入力Ｃ１
における入力ゲート検知レベルより低くなるようになさ
れている。この後で、システムは入力Ｃ１を待ちそして
それを再チェックする。この時点でビットがハイ　（論
理レベル（１）であれば、システムは６ａで示されてい
るように炎を検知している。電力ラインにおけるノイズ
と主バーナに点火しているときのフリッカにより、シス
テムは、エラーが１つの行に２回検知された場合には、
炎の検知またはフレームアウト（ｆｌａｍｅｏｕｔ）を
考えるにすぎない。

制御人力Ｂ１、Ｂ４およびＢ７は第２図および第３図に
おいて７で示されているようにロッドされ、そして現在
のマシン状態のあいだにシステムが予期する値と比較さ
れる。入力が一致しない場合には、システムはマイクロ
プロセッサの速度変化およびリレーの速度を強制するカ
ウンタを増加させる。状態の変化を生じさせるためには
４サイクルの不一致が必要とされる。

第２Ｂ図および第３図において８で示されているように
出力とマシン状態に基づく端子Ａ２、Ａ４およびＡ７に
対する出力値のローディングは時間的に分離しており、
直接転送することはできない。

すなわち、記憶された値は１つの機能を通じて走らされ
なければならず、検知されたビットとリレー４２および
４４をオンにするようにセットされた他のビットを有し
ていなければならない。リレーはコンデンサ５０および
５２を介して交流的に結合されているので、出力を２４
ＶＡＣラインにショートさせるとリレーを動作させない
、ＳＣＲ装置２４および２６のゲートにより必要とされ
る電力のために、−度に１つしかパルスを与えられるこ
とができず、プロセッサに物理的に接近した電力°供給
用コンデンサ１１８の再充電を可能にするために死時間
が存在する。

１つの動作サイクルの終りに、マイクロプロセッサは９
で示されているようにＣＲＣを計算し、記憶するととも
に、次のリセット信号を予期して非活性状態〈リセット
）をとる。

システムはテーブル駆動状態マシンとして設計される。

これは、入力が定期された所要状態と一致していれば一
定時間のあいだ継続する１つの組の直線プロセスを生ず
る。入力のエラーが存在すれば、システムは新しい直線
組の状態に切換ねる。

すなわち、ロックアウトを設定し、ＣＲＣを計算して記
憶し、そして非活性状態に入る。このマシン状態のブラ
ンチングによりプロセスは任意の例外的入力条件を処理
することができる。

「リレー・チェツキング」を伴う３回トライ熱面着火シ
ステムに適用される上述した動作方法の一例を次に述べ
る。マシンの状態は下記の通りである。

０　　　パワーオン １　　　パージ ２　　　ヒート ３　　　リレー１テスト ４　　　点火器およびガス ５　　　炎取得 ６　　　防炎 ７　　　インター・トライアル・パージ加熱のためのル
ープ ８　　　ラン ９　　　ロックアウト この簡略化されたアルゴリズムは３リレー・システムに
対する基本的なものである。それはリレー・プルインま
たはドロップアウト時間を補償するだめに用いられるア
ルゴリズムの部分を含まない。パワーオン条件はマシン
を所望の状態に設定するために用いられる。パージは炉
が先のサイクルからの未燃焼ガスをそれ自体で排出する
ことができるようにする遅延である。加熱は表面点火器
を着火温度まで加熱させる。加熱時間の終りにおいて、
リダンダントに１およびに２リレーが動作につきチェッ
クされる。これは主弁リレー４２を作動させる前に１秒
間パイロット弁４４を作動させることによって行われる
６次に熱面点火器がオンしている状態で、リレーに１お
よびに２を同時に作動させることによってガスがオンさ
れる。この時間のあいだ、ガスは軽くなければならない
が、点火器が炎センサとして２倍になっておれば、炎は
検知されなくてもよい。着火時に点火器は、それをガス
に点火するのに十分な温度に加熱するために印加される
電圧のために、炎感知回路から切り離される０点火器は
電力を与えられる状態から感知状態に切換えられ、炎セ
ンサに炎を検知させる。しかし、それの出力はこの時点
では無視され、炎は安定化される。炎取得期間のあいだ
、システムは炎の存在をチェックする。炎が存在してお
れば、シーケンスはラン条件に切り換わる。さもなけれ
ば、システムは上述のように加熱時間を伴うインター・
パージ時間をもって継続する。トライアルの数がカウン
トされ、限界に達すると、システムはインターパージで
はなくてロックアウトに進む。

アルゴリズムの状態のうちの任意の状態においてシステ
ムが許容されない入力条件を検知すれば、システムはロ
ックアウトのために終る。回路に対する電力が遮断され
るまでシステムはロックアウトにとどまる。電力遮断が
システムを最初から再スタートさせる。ラン状態におい
ては、システムは炎が消えたことを検知し、リトライ・
カウンタを予め定められたカウントにリセットし、そし
てインタートライアル・パージを開始する。

システムが上述したアルゴリズムを走らせるためには、
大きな組のテーブル（各状態に対して１つ）が発生され
なければならない、既存のシステムはノーマルな補数の
両方における各ステップに対する時間、シーケンスにお
ける次のステップ、モードに対する現在のフラグ・バイ
ト、先のフラグ・バイト、炎が許容されるかどうか、お
よび入力マスクおよびデータ出力条件を必要とする（こ
れによりシステムはドント・ケア条件を有することがで
きる）。

異なるアルゴリズム（すなわち直接、間接または他のプ
ロセス制御アルゴリズム）が所望される場合には、新し
い機能のためのテーブルの組が開発される必要があるが
、基本プログラムそれ自体はほとんど変更を必要としな
いであろう。プログラムに対する唯一の変更はマシン状
態におけるステップに対する特定の参照を含むものであ
る。これらは例えばロックアウト・パージを発生するこ
と、または炎を発見することと主ガスをオンすることと
の間の遅延を加えることに対する参照を含　　４むであ
ろう。

好ましい実施例では、システムに対する時間ベースは電
力ラインの６０Ｈｚ周波数である。タイミングが電力ラ
インにリンクされているから、状態変数は５０Ｈｚ　シ
ステムで走るためには同じ速度を実現するように変更さ
れる必要があり、そうしないとプログラムの実行に２０
％長くかかることになる。リセット・ラインがハイに保
持されている時間のあいだ、システムが全プログラムを
終了して待機（ＲＥＳＴ）状態にすることができるかぎ
り、プロセッサに対する高い周波数は機能とは独立であ
る。プログラムに対するマイナチェンジは、５ＣＲｓに
対するゲートパルスがライン電力のピーク電圧よりはる
かに先行している点までプロセッサのクロック速度が上
昇される場合に必要とされる。電力の位相を大きく進め
る条件は、電流が無いためにＳ　ＣＲｓがラッチできな
くする。

これらの条件下では、リレーの両端におけるコンデンサ
は電力の交番サイクルで充電される。

【図面の簡単な説明】

第１図は本発明によるマイクロプロセッサをベースとし
た制御装置の回路図、第２ＡＩＦおよび第２Ｂ図は本発
明の動作についての理解を容易にするための第１図にお
ける波形を示す図、第３図は本発明のマイクロプロセッ
サをベースとした制御装置の１マシンサイクルのあいだ
実行できる動作シーケンスを示すフローチャートである
。 図面において、１０は制御装置、１２はマイクロプロセ
ッサ、１４はリセット制御回路、１６はクロック発生器
、２０はタイミング選択回路、２２は炎センサ回路、２
４．２６．２８はサイリスク、３０は主弁駆動回路、３
２はパイロット弁駆動回路、４２．４４はリレー、５４
は電力ライン、５８はパイロット弁惑知回路、６０は主
弁感知回路をそれぞれ示す。 代理人　弁理士　　山　元　俊　仁

Claims (1)

1. 【特許請求の範囲】 １、プロセスを信頼性をもって制御するための装置にお
   いて、 前記プロセスについての情報を搬送する入力電気信号を
   受取るための入力手段、および少なくとも前記プロセス
   に関係したパラメータを制御するための電気的出力信号
   を与える出力手段を有するマイクロプロセッサ手段と、 前記マイクロプロセッサ手段のリセット端子に反復して
   生ずる第１および第２のレベルを有する作動信号を与え
   、それにより動作時に前記作動信号が前記第１のレベル
   にあるときに前記マイクロプロセッサが活性状態に入り
   、前記作動信号が前記第２のレベルにあるときに非活性
   状態に入るようにする手段を具備しており、 前記マイクロプロセッサは直線プログラムを実行しかつ
   活性状態にある場合に前記電気的出力信号を与え、プロ
   セスを確実に制御するようになされたプロセス制御装置
   。 ２、前記プロセスが可燃性燃料炉の動作を制御するため
   のプロセスよりなる請求項１の装置。 ３、前記マイクロプロセッサが信頼性を確保するために
   活性状態に入るとデータ保全性チェックを行うための手
   段と、非活性状態に入る前に情報を計算し記憶するため
   の手段を具備しており、その記憶される状態は爾後の活
   性状態におけるデータ保全性チェックを行うのに有用で
   ある請求項１の装置。 ４、前記作動信号を与える手段は均一に周期性の信号を
   与える手段よりなる請求項１の装置。 ５、前記均一に周期性の信号が前記マイクロプロセッサ
   を付勢するために用いられる交流信号よりなる請求項１
   の装置。 ６、前記マイクロプロセッサが、それのメモリに予め定
   められた状態を記憶して、前記入力電気信号に基づいて
   直線プログラムの動作状態を確認するための手段と、デ
   ィスパリティが検知された場合に前記直線プログラムの
   実行を中止する手段を具備した請求項１の装置。