JP2787456B2

JP2787456B2 - プロセス制御装置

Info

Publication number: JP2787456B2
Application number: JP63320769A
Authority: JP
Inventors: アラングリーソンサードヘンリイ; スコットジェイミソンジェレル
Original assignee: JONSON SAABISU CO
Current assignee: JONSON SAABISU CO
Priority date: 1987-12-21
Filing date: 1988-12-21
Publication date: 1998-08-20
Anticipated expiration: 2013-08-20
Also published as: AU605663B2; JPH01200405A; EP0321926A1; US4931975A; MX167684B; DE3886024T2; EP0321926B1; KR960006871B1; AU2736588A; DE3886024D1; KR890010647A; CA1319182C

Description

【発明の詳細な説明】本発明は可燃燃料バーナに用いられうるような電子型
のスイッチ動作を作動させるのに適した種類の制御器に
関する。さらに詳細には、本発明は、マイクロプロセッ
サのリセット端子に結合される循環信号と同期して線形
プログラムを実行するためのマイクロプロセッサをベー
スとした制御装置に関する。マイクロプロセッサをベー
スとする制御器を用いた本発明の好ましい実施例が可燃
燃料バーナ装置に関して説明されるが、本発明はそれに
限定されるものではない。本発明は信頼度の高いマイク
ロプロセッサをベースとした制御回路が所望される任意
の用途に適用しうる。

種々のガス着火制御装置が知られており、それは、特
定の用途に対して設定された単一の予め設定された制御
シーケンスを行うための個別部品で構成された装置を含
んでいる。このようなガス着火装置は通常、サーモスタ
チック熱需要に応答して付勢されかつパイロットガス弁
を作動するためのリレーと、パイロット弁の付勢と同時
にあるいはその後における予め定められた時間内にパイ
ロットガスに着火する火花発生回路と、パイロット炎の
存在を検知するための炎感知プローブと、パイロット炎
の検知にもとづいて主燃料弁を付勢する出力リレー領域
を具備している。この基本的な装置を改善したものは、
サーモスタチック熱需要を受取るごとにそれに基づいて
特定のシーケンスで動作される必要がある１対の電磁弁
を具備しうる。これらの弁の順次的な動作はある種の回
路部分の保全性を確認する作用をする。このようなガス
着火装置の例が米国特許第4077762号および第4178149号
に開示されている。これらのガス着火装置はこれまでの
ところ満足しうるものであったが、ある種の回路部品の
保全性を連続的にモニタしかつそれを確認するためおよ
び従来知られていない程度の適用上の柔軟性を与えるた
めにマイクロプロセッサを用いうる態様に対処しえない
ものであった。

特に、このような従来の装置は、マイクロプロセッサ
をベースとした装置が種々の制御計画の１つでどのよう
にしてプログラム可能に構成され、それによりその装置
がそれぞれ異なる制御要件を呈示する種々のガス燃料炉
に容易に適合されうるかということについての認識を欠
いていた。

マイクロプロセッサをベースとした制御器の一例が米
国特許第4581697号に開示されている。このマイクロプ
ロセッサをベースとした装置は、燃料用燃料バーナの動
作を制御するためおよび１以上の入力および出力ステー
ジを含みうるとともに予め定められた事象の発生によっ
てではなくて予め定められた時間経過に従って制御シー
ケンスを実施しうるある種の回路部品の保全性をモニタ
するために同期信号を利用しようとするものである。し
かし、燃焼用燃料バーナおよび高度の信頼性を必要とす
る他の分野では、システムの起りうる故障モードを予知
および／または制限できることが必要である。上述した
従来の装置では、このことは実現されうるが、従来にお
いてはマイクロプロセッサをベースとした装置ではそう
ではなかった。ソフトウエアによって駆動される従来の
マイクロプロセッサをベースとした装置は理論的には無
限の予知不能な故障モードを有しうる。従って、高度の
信頼性を与えかつ種々の制御計画に容易に適合しうるマ
イクロプロセッサをベースとした装置は顕著な技術的進
歩となるであろう。

本発明の１つの目的は高度の信頼性を呈示しかつ種々
の制御計画に容易に適合しうるマイクロプロセッサをベ
ースとしたバーナ制御装置を提供することである。

本発明は他の目的は装置の保全性をモニタするためお
よびマイクロプロセッサ・プログラムが実行される速度
（rate）を制御するために循環リセット信号を用いるマ
イクロプロセッサをベースとした制御器を提供すること
である。

本発明の他の目的は線形プログラムを実行し、それに
よってより高い信頼性を実現するマイクロプロセッサを
ベースとした制御器を提供することである。

本発明はプロセスを信頼性をもって制御するための装
置であって、そのプロセスについての情報を搬送する電
気信号を受取るための入力回路と、プロセスに関係した
少なくとも１つのパラメータを制御するための電気出力
信号を与える出力回路を有するマイクロプロセッサを具
備している装置に関する。マイクロプロセッサのリセッ
ト端子に作動信号を与えるための手段も設けられてい
る。作動信号は反復的な第１および第２のレベルを有し
ており、動作時に、第１のレベルではマイクロプロセッ
サが活性状態に入り、第２のレベルでは非活性状態に入
るようになされている。活性状態にある間に、マイクロ
プロセッサを線形プログラムを実行しかつプロセスを確
実に制御するための出力信号を発生する。好ましい実施
例では、被制御プロセスは、それが直接、間接および熱
面着火モードで動作しうる可燃燃料炉の動作である。作
動信号はマイクロプロセッサを付勢するために用いられ
る交流信号よりなるものであることが好都合である。動
作上の信頼性を確保するために、マイクロプロセッサ
は、活性状態に入ると複数のデータ保全性チェックを行
うための手段を具備しており、さらに非活性状態に入る
前に情報を計算しかつ記憶するための手段を具備してい
る。記憶された情報は次の活性状態に入るとデータ保全
性チェックを実施するために用いられる。動作時に、マ
イクロプロセッサは、それのメモリに予め定められた状
態を記憶されていて、入力電気信号にもとづき線形プロ
グラムの種々の動作状態を確認し、かつ不一致（dispar
ity）が認められるとプログラムの実行を中断する。

以下図面を参照して本発明の実施例につき説明しよ
う。

まず、一般に、可燃性燃料バーナ装置を動作させかつ
着火させるための多数の既知制御計画が存在すると考え
るのが有益であろう。燃料としてガスを用いるこのよう
な方法の例としては、直接、間接および熱面（hot surf
ace）着火方式がある。簡単に述べると、間接法では、
ガス着火シーケンスは主供給源からバーナに供給される
ガスを作成する前にパイロット炎を着火する工程を含
み、その後で、ガスにパイロット炎によって着火され
る。直接法では、主供給源からのガスはパイロット炎の
仲介なしに着火される。最後に、熱面法では、通常カー
バイドで構成されている着火要素がバーナに供給される
ガスに直接着火するのに適した温度に電気的に加熱され
る。間接着火法につき第１図を参照して説明しよう。

第１図を参照すると、本発明による制御装置が全体と
して数字10で概略回路図として示されている。制御装置
10はマイクロプロセッサ12を有し、このマイクロプロセ
ッサ12のリセット端子は、好ましい実施例では24ボルト
の交流電源によって付勢される電源回路16にリセット制
御回路14に接続されている。後でさらに詳細に説明する
が、リセット制御回路14はマイクロプロセッサが24ボル
ト交流電源の60Hz入力周波数の各サイクルの間に活性状
態と休止状態とを交互にとるようにさせる。活性状態に
ある間に、マイクロプロセッサは休止状態をとる前に予
め定められたプログラムを実行する。マイクロプロセッ
サはまた、すべて従来の設計であるクロック発生器16、
タイミング選択回路20、炎感知回路22に動作的に接続さ
れている。マイクロプロセッサにC1端子を接続された炎
感知回路は、米国特許第4581697号と動作および構成の
点で実質的に同一である。

マイクロプロセッサの端子A2、A4およびA7は好ましい
実施例では出力として示されており、かつ主弁駆動回路
30のサイリスタ装置24、26および28、パイロット弁駆動
回路32、および火花変成器34の一次側をそれぞれ作動さ
せるように接続されている。火花変成器34は一次側を直
流電源36に接続されており、その直流電源は24ボルト交
流電源から付勢される倍圧回路38によって電力を与えら
れる。上記変成器の二次側はシステム接地に対する火花
ギャップを発生するようになされており、かつ適切に付
勢されると、間接着火法におけるパイロット炎および直
接着火法における主バーナ炎を着火するために用いられ
る火花を与える。主弁駆動回路30およびパイロット弁駆
動回路32はそれぞれ電磁弁42および44を具備しており、
これらの電磁弁はサイリスタ装置24および26が導通状態
に活性化された場合に付勢される。リレー42は主ガス弁
（図示せず）を動作させるために用いられるK1で示され
た１つの組のリレー接点を制御する。リレー44はパイロ
ット弁（図示せず）を動作させるために用いられるK2で
示されたリレー接点を同様に制御する。リレー42および
44はそれぞれリレー・コイルの両端に接続されておりか
つマイクロプロセッサが「休止」状態にあるために電力
が得られない場合にリレーを瞬時的に付勢するために用
いられるコンデンサ46および48を具備しているが、この
点については後でさらに詳細に説明する。サイリスタ装
置24および26のゲート電極にそれぞれ直列に接続された
コンデンサ50および52は回路はノイズ／干渉フィルタと
して作用し、サイリスタがスプリアス活性化により導通
状態となされるのを防止する。

好ましい実施例では、マイクロプロセッサ端子B1、B4
およびB7は、電力ライン54、パイロット・ガス弁リレー
K2および主ガス弁リレーK1の状態をそれぞれ感知するた
めの入力として構成される。電力ラインのチェックは電
力ライン感知回路56を介して行われ、他方、K2およびK1
リレー接点の状態はパイロット弁感知回路58および主弁
感知回路60によってそれぞれチェックされる。

接地バス66aとリレー接点K2のパイロット・ガス弁出
力ライン68の間に直列接続された抵抗62および64がさら
に設けられている。抵抗62および64はパイロット弁に対
する負荷抵抗として作用する。接地バス66aと主ガス弁
リレー出力ライン74との間における同様の直列接続され
た抵抗70および72は主ガス弁に対する負荷抵抗として作
用する。これらの負荷の機能は、それに24ボルト交流電
力が印加されていない場合に、意図しないスプリアスな
活性化を防止するために電気的弁出力をほぼ接地電位に
維持することである。接地バス66aと数字80で示された2
4ボルト交流ラインとの間の他の対の直列接続された負
荷抵抗76および78は、サーモスタット接点が閉成された
場合に制御装置10が応答するサーモスタット（図示せ
ず）に対する負荷抵抗として作用する。抵抗76および78
は、着火装置の動作に影響を及ぼすことなしにサーモス
タットがボード上に再充電可能なバッテリを有しうるよ
うにする負荷を与える。抵抗76および78に並列に接続さ
れたコンデンサ82はノイズに対するフィルタ作用を与え
る。

間接着火法における制御装置10の一般的な動作につい
てまず説明する。その後で、マイクロプロセッサ制御装
置を動作させる本発明の方法についてさらに詳細に説明
しよう。

動作時には、サーモスタット接点（図示せず）が例え
ば加熱の必要を表示して閉成すると、24ボルト交流電源
24から電源回路16に与えられ、そしてリセット制御回路
14を通じてマイクロプロセッサ12のリセット端子に与え
られる。リモット制御回路14は本発明の装置の重要な特
徴であり、それの機能および動作モードについては後で
説明する。リセット端子における特定のマイクロプロセ
ッサの特性によって決定されたレベルを超えると、プロ
セッサが予め定められた動作シーケンスを実行する。動
作サイクルの一部分は内部パワー・アップ・ルーチンお
よびチェックの公知の初期化を含んでいる。主ガスバー
ナ動作の着火に対する該当シーケンスは次の通りであ
る。

端子47がハイ論理状態をとると、作動信号が、直列接
続された抵抗84および86で構成された分圧器からサイリ
スタ28のゲートに与えられる。抵抗84はサイリスタのゲ
ート電流を制限し、抵抗86は高温におけるサイリスタ装
置の意図しない点火を防止するためにサイリスタのゲー
トをほぼ接地位置に保持する。サイリスタが導通状態に
ある場合には、火花が火花ギャップ端子40に発生され
る。端子A7はコンデンサ88の適切な充電を可能にするた
めのマイクロプロセッサ動作の選択されたサイクル時に
サイリスタ28のゲートにパルスを与えるようになされて
いる。直流電源36におけるコンデンサ88は通常充電され
ていて、必要に応じて火花を発生するために用いられう
る。

端子A7の活性化と実質的に同時に、端子A4は、上述し
たように抵抗84および86によって形成されたものと設計
および機能の点で同様の抵抗性分圧器の助力によってパ
イロット弁駆動回路32におけるサイリスタ26のゲートに
直流阻止用コンデンサ52を介して付勢される。サイリス
タが導通状態にあるときにはリレー44の接点K2が閉成
し、パイロット・ガス弁を作動させ、かつ火花ギャップ
40に対して動作的に近接して配置されたパイロット・バ
ーナ（図示せず）にガスを供給する。本発明によれば、
端子A4はマイクロプロセッサ12のリセット端子と同期し
てサイリスタ26のゲートにパルスを与えるようになされ
ている。リレー44のコイル巻線に対して並列に接続され
たコンデンサ48は動作時に充電され、かつマイクロプロ
セッサが動作の「休止」サイクルにある場合のようにサ
イリスタが非導通状態にある場合にリレー44に電力を供
給する。直接着火モードでは、端子A4およびA7の活性化
と実質的に同時に、端子A2が活性化され、そして主弁駆
動回路30（これはパイロット弁駆動回路32と同様であ
る）を通じて、リレー接点K1が主ガス弁を開くように作
用する。パイロット炎が得られたかどうかは、パイロッ
ト炎を感知するように配置された炎プローブ90、パイロ
ット炎センサ回路22およびマイクロプロセッサ12のC1端
子によって決定される。例えば３回の試行の後でパイロ
ット炎が検知されない場合には、装置は停止し、そして
動作を初期化するための操作がオペレータの介入によっ
てなさなければならない。試行の回数は所望に応じて選
択されうるものであり、上記３回の試行は例示のための
ものである。従来の場合と同様に、試行間に未燃焼ガス
を排出するためにパージ期間が設けられ、最初の試行は
パイロット炎に着火するためのものである。パージ期間
の長さはタイミング選択回路20によって選択される。

炎が検知されると、端子A7が消勢され、そして主弁駆
動回路32を動作させるために端子A2が付勢され、その駆
動回路はリレー42の接点K1を活性化することによって主
ガス弁（図示せず）を開く。主弁駆動回路30の構成と動
作は上述したパイロット弁駆動回路32のそれと実質的に
同一である。その後に、この装置は「ラン」モードで動
作する。端子A4とパイロット炎がオンン状態にあり、従
って炎センサ回路22がパイロット炎をモニタし続ける。
炎が消えると、リレー42を消勢することによって主弁が
閉じられ、それによりリレー接点K1およびK2を開く。そ
の後で動作が上述のようにして再開される。

「ラン」モードでは、制御装置の動作状態が、電力ラ
イン感知回路56、パイロット弁感知回路58および主弁感
知回路60にそれぞれ接続されたマイクロプロセッサの端
子B1、B4およびB7においてモニタされる。回路56、58お
よび60は設計および動作モードの点で互いに同一であ
る。例示すると、電力ライン感知回路はB1端子と接地バ
ス66bとの間に接続された１対の直列に接続された抵抗
よりなる。フィルタ・コンデンサ96は抵抗の接続点とバ
ス66bとの間に接続されている。電力ライン感知回路の
機能は24ボルト交流電圧源が故障していないようにする
ことである。B4端子はパイロット弁駆動回路32における
リレー44の位置が、マイクロプロセッサの予めプログラ
ムされた動作シーケンスの実行における特定の点に対す
る適当な位置（開放された、閉塞された）にあるかどう
かをモニタする。例えば、特定の時点においてパイロッ
ト弁出力ライン68に24ボルト交流が検知されない場合に
は、このことはサイリスタ26が非導通状態にあるという
表示となるであろう。従って、端子A4が活性化されなけ
ればならないかどうかを確認することが必要であろう。

端子B7は端子B4について上述したのと同様の態様で主
弁駆動リレー41の位置をモニタする。このようにして、
例えば端子B7は、パイロット弁駆動回路32がパイロット
弁に対する電力を活性化した直後に24ボルト交流が存在
しているかどうかを決定するためにモニタされる。シー
ケンスのこの点において24ボルト交流が検知されたとい
うことは、導通状態にあるサイリスタ24が故障している
ことを示す。このことはパイロット炎が存在しないのに
主弁がオンしていることを意味する。従って、未燃焼ガ
スの逃げを防止するためにパイロット弁と主弁をオフに
する必要がある。主弁に対する電圧は直列接続された導
電性シャント98によってパイロット弁から与えられるか
ら、主弁の遮断は迅速にかつ同時に行われうる。

前述した所望の信頼性を実現するためのマイクロプロ
セッサ12の動作について次に説明する。マイクロプロセ
ッサ12の動作は新しい直線プログラム概念を用いて新し
い「同期リセット」方式で行われる。「同期リセット」
というのは、60Hzライン周波数のような予め定められた
基準信号に同期して反復するマイクロプロセッサのリセ
ットを意味する。直線プログラム概念は従来のマイクロ
プロセッサ適用におけるものとは異なるアプローチを含
む。ソフトウエア・システムは最少限のブランチングを
有し、ブランチ・ルーチンを有しないで設計されてい
る。これによる潜在的なマイクロプロセッサ故障モード
の予測が可能となる。本発明のシステムはライン・サイ
クルごとにデータの保全性をチェックするためのソフト
ウエアに基づいている。

ソフトウエア設計の構造は、マイクロプロセッサがま
ずそれ自体でデータの保全性をチェックし、次に必要な
動作を行い、次のチェック・サイクルに対する必要なデ
ータを発生することによって次のサイクルに対するシス
テムを設計し、次にリセット信号の発生によってのみ停
止されうる待機（wait）状態にロックする。

この形式の直線プログラムを実現するために、システ
ムはテーブル駆動される。テーブル内のデータに対する
１つの組のポインタがチェックされるデータの領域内に
維持される。これらのテーブル・ポインタは炉サイクル
の状態におけるステップ間のタイミングを見つけ出すた
めに用いられる。これらのステップはパージ、着火およ
びラン・モードを含む。これらの状態のそれぞれは、シ
ステムにシステムの保全性のチェックを行わせる副状態
（substates）にさらに分けられる。

ここで第１図を参照すると、同期リセット機能、24ボ
ルト交流ラインと接地バス106との間に接続された直列
接続の抵抗100、102および104よりなる抵抗性分圧器で
構成されたリセット制御回路14によって行われる。第１
のダイオード108は抵抗102および104間の接続点110にカ
ソードを接続され、そしてアノードを接地バス106に接
続されている。第２のダイオード112は上記接続点110と
電源16の５ボルト直流出力にアノードを接続されてい
る。ダイオード108に対して並列に接続されたコンデン
サ114はマイクロプロセッサ12のリセット入力端子にフ
ィルタ作用を与え、そのダイオードと直列の抵抗116は
そのダイオードに対する電流を制限する。

動作時には、ダイオード108および112がリセット端子
に対する電圧を負の0.6ボルトと5.6ボルトの間にクラン
プし、その電圧は第2A図に示されているように60Hzライ
ン周波数と同期してそれらの電圧値の間で変動する。こ
のようにして、マイクロプロセッサは、リセット端子に
おける電圧が上昇しかつ通常は電源電圧の半分に等しい
マイクロプロセッサの予め設定されたしきい値特性より
下に低下するのに伴って、毎秒60回だけ既知の状態にリ
セットされる。この実施例では、そのしきい値は約2.5
ボルトである。このことは、マイクロプロセッサが活性
状態にある場合に第2A図の点ＡおよびＢ間におけるサイ
クルの部分においてのみソフトウエア・プログラムが実
行されうることをも意味する。残りの時間のあいだは、
マイクロプロセッサは上述のように非活性状態にあり、
ロックされている。マイクロプロセッサの非活性状態は
第2A図の点ＢおよびＣ間に示されている。連続動作にお
いては、点Ｃが次の動作サイクルの点Ａとなる。

このようなアプローチが従来技術より優れている点
は、ソフトウエア・プログラムの実行速度がリセット機
能の周波数に直接関係けられている点である。好ましい
実施例では、リセット周波数は60Hzに選択される。この
ことは、毎秒60回だけマイクロプロセッサがリセットさ
れ、非活性状態に転ずる前に次のリセットパルスまで既
知の点で開始するプログラムを実行する。このようにし
て、ノイズ等に基因するソフトウエアエラーが1/60秒の
最大時間のあいだ伝播し、次のマシンサイクルのあいだ
のリセットに基づいて補正される。これは重要な特徴で
ある。なぜなら、1/60秒という期間は十分に短いので、
エラーが生じた場合に、そのエラーが補正されるかシス
テムがシャットダウンされる前にほんの少量しか未燃焼
ガスが逃げないからである。

このマイクロプロセッサをベースとした着火装置は、
プログラムが60Hzライン電圧の1/2サイクルの間にリセ
ット状態からストップ状態まで走るように設計されてい
る。この装置は直流電源によって電力を与えられている
が、リセット入力を24VACラインに接続されている。リ
セット端子がその直流電源電圧の約半分より低い場合、
すなわち第2A図に示されたしきい値より低い場合には、
プロセッサは動作することはできない。リセット端子の
電圧がしきい値レベルを超えると、マイクロプロセッサ
がそれのメモリ・マップ内の一定の場所（好ましい実施
例で用いられる6305の＄1fff）から読み出される予め定
められた点におけるレジデント・プログラム（resident
program）を実行しはじめる。そのプログラムは、それ
がWAITまたはSTOPコマンドで停止するまであるいはリセ
ット端子の電圧がしきい値レベルより低くなるように指
令されてシステムがハードウエア・リセット状態によっ
て停止されるまで、継続する。

このシステムを実施する際の１つの問題点は処理時間
が１サイクルにつき約8.3ミリ秒以下に制限されるの
で、マイクロプロセッサがこの時間のあいだにプログラ
ムのうち既知量を実行しなけばならないとともに、次の
リセットが生じたときにマイクロプロセッサRAMが次の
サイクルの動作に対して正しいことをシステムが保証で
きなければならないことである。この難点は、システム
がRAMに既知状態がない状態でスタートする場合の従来
からの「パワー・オン」リセットと回路の信頼性のため
に必要な本発明による同期リセットとの間の差が見掛け
上欠如していることによる。マシンの状態に関する決定
はデータの保全性に基づいていなければならない。

データほ保全性がチェックされる態様、実行されるプ
ログラムの直線性、およびマイクロプロセッサの１つの
活性サイクルにおける本発明のシステムの詳細な動作に
ついて第2B図および第３図を参照して以下に説明する。
第2B図はマイクロプロセッサ動作のステージを示してお
り、第３図はフローチャート・フォーマットにおけるス
テップの対応したシーケンスを示しているが、演算ロジ
ックがより大きく強調されている。第2B図および第３図
における符号１−ａはこの対応を示している。第2A図お
よび第2B図における文字「Ａ」および「Ｂ」は活性マイ
クロプロセッサ・サイクルの開始と終りをそれぞれ示し
ている。第３図において、符号「XX」および「YY」は図
示を明瞭にするために補正ラインが省略されたフローチ
ャートの同一の共通点を示す。

第2B図および第３図はリセットと休止（レスト）との
間のマイクロプロセッサ・プログラムの直線シーケンス
を示している。プログラム・ロジックにジャンプ・フォ
ワードが存在しているが、互いに重複するサブルーチン
またはロジック・ブランチは存在しない。従って、進行
する唯一の方法は休止状態までプログラムを順次順方向
に進行することである。次の動作サイクル（活性状態）
に入る方法はリセットの発生によることである。リセッ
トが繰り返し生ずる周波数は制御されるプロセスおよび
エラーがどの程度修正されうるかに依存する。

第2B図および第３図を参照し続けると、マイクロプロ
セッサの動作はリセットの発生からはじまる。これはデ
ータの保全性チェックを開始する。

１で示されているデータ・チェックの組の最初のもの
はテーブルにおける状態マシンのモード（すなわち、パ
ージ、着火のためのトライアル、ラン、ロックアウト）
のフラグ・バイトを参照すること（look up）である。
２つが整合しない場合には、システムは「パワーオン」
状態から出て来つつあると考えられる。システムがパワ
ー・リセットを行っていることを検知しないこのテスト
の確率は低い。なぜならば、マイクロプロセッサのラン
ダム・アクセス・メモリ（RAM）がチップの設計に応じ
てすべて「０」またはすべて「１」として現われる傾向
があるからである。１対のモードまたは状態フラグ間に
ランダム整合が生ずる可能性はごくわずかである。しか
し、これは安全回路における許容レベルの信頼性ではな
いから、付加的なテストが行われる。

最終的なデータ・バリディティ（data validity）は
第2A図および第３図において２で示されている公知のサ
イクリカル・リダンダンシー・チェック（CRC）を用い
てチェックされる。このCRCは通常直列データ伝送およ
びディスクのようなデータ記憶システムで用いられる。
第2B図および第３図に示されているように、CRC機能に
よって発生されるデータは１つのサイクルの終りにおい
てプログラムによって記憶され、そして次のサイクルの
開始時に再計算値と比較される。この新しく計算された
値が先に記憶された値と一致しない場合には、システム
は同期リセットではなくて「パワーオン」リセットから
出て来つつあると考えられる。

第2B図および第３図において３で示されているデータ
の保全性を立証するために用いられる他の手段は、炎不
整合フラグのようなノンカウンティング・データに対す
るフラグが計算できない状態（すなわち単一のビットの
単純な増加以外の）だけを有しうるようにし、記憶（ス
テップ９）前の過誤計算がバリッド状態を記憶すること
ができないようにすることである。このテストはプロセ
ッサ環境において生じうる種類のエラーの確率に基づい
ている。勿論、完全にランダムな発生が、インバリッド
として検知されることができないデータを記憶する可能
性がある。このような起りそうもない事象の可能性をさ
らに少なくするために、タイマーはすべてノンゼロ・ベ
ース（non−zero based）とされる。すなわち、このシ
ステムは、バリディティ・テストがパスされるべき場合
にカウンタ値が存在しうるウインドだけを許容する。

全データ・バリディティのほかに、安全タイマーとカ
ウンタが通常状態および補足状態で記憶される。すなわ
ち、タイマーまたはカウンタが変更される毎に、一方の
値が増加され、他方は減少される。カウンタには相補値
がロードされ、従ってシステムは、カウントの各変化の
後で、値が等しいことをチェックすることができる。任
意の時点においてそれらの値が等しくなければ、システ
ムは第2A図および第３図に示されているようにロックア
ウトに行く。

時間カウンタが予め定められた値に達することにより
または入力の状態の変化（第１図におけるB1、B4、B7）
によってモードまたは状態が変更されると、システムは
１つの状態から他の状態への切換えのバリディティにつ
いての多数のテストを行う。（状態の変化の一例は炎の
検知およびそれに続いて「ラン」モードに入ることであ
りうる。）システムはリストから次に所望される状態を
探す。新しいモードまたは状態は先のモードからモード
のフラグ・バイト値を探し出す。それらが一致しておれ
ば、状態のモードの新しいフラグ・バイトが記憶され、
そして新しい状態に対する時間が２つのテーブル、すな
わちカウントアップ・テーブルおよびカウントダウン・
テーブルからロードされる。これらは補数でなければな
らない。補数を用いる理由は、バスまたはALU（arithme
tic logic unit）のビットが１つの状態に見られると、
システムはテストをパスすることができないということ
である。

炎感知回路22（第１図）は少なくとも部分的に自己チ
ェックする同期検知方式である。プログラムはコンデン
サC7を交互に放電させ、数サイクルの動作だけ待機し、
そしてそのコンデンサを動作させるように設計されてい
る。これによりシステムは、第2B図および第３図の６お
よび6aにおいて必要とされるようにシステムが炎を検知
できなくするように回路が直流電源にショートされてい
ないことを検知することができる。このことが生ずる
と、システムはロックアウトに進み、電力遮断によって
再開されうるにすぎない。システムに対する周期性カウ
ンタも、終始一致していなければならないノンゼロ・ベ
ース相補性バイト対である。実際の検知方式は、回路が
ショートされて後に、感知用コンデンサの電圧は、電力
ラインの少なくとも予め定められた数のサイクルのあい
だ電源電圧の約半分のマイクロプロセッサ入力C1におけ
る入力ゲート検知レベルより低くなるようになされてい
る。この後で、システムは入力C1を待ちそしてそれを再
チェックする。この時点でビットがハイ（論理レベル
（１）であれば、システムは6aで示されているように炎
を検知している。電力ラインにおけるノイズと主バーナ
に点火しているときのフリッカにより、システムは、エ
ラーが１つの行に２回検知された場合には、炎の検知ま
たはフレームアウト（flameout）を考えるにすぎない。

制御入力B1、B4およびB7は第２図および第３図におい
て７で示されているようにロッドされ、そして現在のマ
シン状態のあいだにシステムが予期する値と比較され
る。入力が一致しない場合には、システムはマイクロプ
ロセッサの速度変化およびリレーの速度を強制するカウ
ンタを増加させる。状態の変化を生じさせるためには４
サイクルの不一致が必要とされる。

第2B図および第３図において８で示されているように
出力とマシン状態に基づく端子A2、A4およびA7に対する
出力値のローディングは時間的に分離しており、直接転
送することはできない。すなわち、記憶された値は１つ
の機能を通じて走らなければならず、検知されたビット
とリレー42および44をオンにするようにセットされ他の
ビットを有していなければならない。リレーはコンデン
サ50および52を介して交流的に結合されているので、出
力を24VACラインにショートさせるとリレーを動作させ
ない。SCR装置24および26のゲートにより必要とされる
電力のために、一度に１つしかパルスを与えられること
ができず、プロセッサに物理的に接近した電力供給用コ
ンデンサ118の再充電を可能にするために死時間が存在
する。

１つの動作サイクルの終りに、マイクロプロセッサは
９で示されているようにCRCを計算し、記憶するととも
に、次のリセット信号を予期して非活性状態（リセッ
ト）をとる。

システムはテーブル駆動状態マシンとして設計され
る。これは、入力が定期された所要状態と一致していれ
ば一定時間のあいだ継続する１つの組の直線プロセスを
生ずる。入力のエラーが存在すれば、システムは新しい
直線組の状態に切換わる。すなわち、ロックアウトを設
定し、CRCを計算して記憶し、そして非活性状態に入
る。このマシン状態のブランチングによりプロセスは任
意の例外的入力条件を処理することができる。

「リレー・チェッキング」を伴う３回トライ熱面着火
システムに適用される上述した動作方法の一例を次に述
べる。マシンの状態は下記の通りである。

０パワーオン１パージ２ヒート３リレー１テスト４点火器およびガス５炎取得６防炎７インター・トライアル・パージ加熱のためのループ８ラン９ロックアウトこの簡略化されたアルゴリズムは３リレー・システム
に対する基本的なものである。それはリレー・プルイン
またはドロップアウト時間を補償するために用いられる
アルゴリズムの部分を含まない。パワーオン条件はマシ
ンを所望の状態に設定するために用いられる。パージは
炉が先のサイクルからの未燃焼ガスをそれ自体で排出す
ることができるようにする遅延である。加熱は表面点火
器を着火温度まで加熱させる。加熱時間の終りにおい
て、リダンダントK1およびK2リレーが動作につきチェッ
クされる。これは主弁リレー42を作動させる前に１秒間
パイロット弁44を作動させることによって行われる。次
に熱面点火器がオンしている状態で、リレーK1およびK2
を同時に作動させることによってガスがオンされる。こ
の時間のあいだ、ガスは軽くなければならないが、点火
器が炎センサとして２倍になっておれば、炎は検知され
なくてもよい。着火時に点火器は、それをガスに点火す
るのに十分な温度に加熱するために印加される電圧のた
めに、炎感知回路から切り離される、点火器は電力を与
えられる状態から感知状態に切換えられ、炎センサに炎
を検知させる。しかし、それの出力はこの時点では無視
され、炎は安定化される。炎所得期間のあいだ、システ
ムは炎の存在をチェックする。炎が存在しておれば、シ
ーケンスはラン条件に切り換わる。さもなければ、シス
テムは上述のように加熱時間を伴うインター・パージ時
間をもって継続する。トライアルの数がカウントされ、
限界に達すると、システムはインターパージではなくて
ロックアウトに進む。

アルゴリズムの状態のうちの任意の状態においてシス
テムが許容されない入力条件を検知すれば、システムは
ロックアウトのために終る。回路に対する電力が遮断さ
れるまでシステムはロックアウトにとどまる。電力遮断
がシステムを最初から再スタートさせる。ラン状態にお
いては、システムは炎が消えたことを検知し、リトライ
・カウンタを予め定められたカウントにリセットし、そ
してインタートライアル・パージを開始する。

システムが上述したアルゴリジムを走らせるために
は、大きな組のテーブル（各状態に対して１つ）が発生
されなければならない。既知のシステムはノーマルな補
数の両方における各ステップに対する時間、シーケンス
における次のステップ、モーどに対する現在のフラグ・
バイト、先のフラグ・バイロ、炎が許容されるかどう
か、および入力マスクおよびデータ出力条件を必要とす
る（これによりシステムはドント・ケア条件を有するこ
とができる。）異なるアルコリズム（すなわち直接、間接または他の
プロセス制御アルコリズム）が所望される場合には、新
しい機能のためのテーブルの組が開発される必要がある
が、基本プログラムそれ自体はほとんど変更を必要とし
ないであろう。プログラムに対する唯一の変更はマシン
状態におけるステップに対する特定の参照を含むもので
ある。これらは例えばロックアウト・パージを発生する
こと、または炎を発見するおとと主ガスをオンすること
との間の遅延を加えることに対する参照を含むであろ
う。

好ましい実施例では、システムに対する時間ベースは
電力ラインの60Hz周波数である。タイミングが電力ライ
ンにリンクされているから、状態変数は50Hzシステムで
走るために同じ速度を実現するように変更される必要が
あり、そうしないとプログラムの実行に20％長くかかる
ことになる。リセット・ラインがハイに保持されている
時間のあいだ、システムが全プログラムを終了して待機
（REST）状態にすることができるかぎり、プロセッサに
対する高い周波数は機能とは独立である。プログラムに
対するマイナチェンジは、SCR_Sに対するゲートパルスが
ライン電力のピーク電圧よりはるかに先行している点ま
でプロセッサのクロック速度が上昇される場合に必要と
される。電力の位相を大きく進める条件は、電流が無い
ためにSCR_Sがラッチできなくする。これらの条件下で
は、リレーの両端におけるコンデンサは電力の交番サイ
クルで充電される。

【図面の簡単な説明】

第１図は本発明によるマイクロプロセッサをベースとし
た制御装置の回路図、第2A図および第2B図は本発明の動
作についての理解を容易にするための第１図における波
形を示す図、第３図は本発明のマイクロプロセッサをベ
ースとした制御装置の１マシンサイクルのあいだ実行で
きる動作シーケンスを示すフローチャートである。図面において、10は制御装置、12はマイクロプロセッ
サ、14はリセット制御回路、16はクロック発生器、20は
タイミング選択回路、22は炎センサ回路、24、26、28は
サイリスタ、30は主弁駆動回路、32はパイロット弁駆動
回路、42、44はリレー、54は電力ライン、58はパイロッ
ト弁感知回路、60は主弁感知回路をそれぞれ示す。

フロントページの続き (56)参考文献特開昭59−62905（ＪＰ，Ａ) 特開昭54−13838（ＪＰ，Ａ) 特開昭62−164101（ＪＰ，Ａ) 特開昭54−98476（ＪＰ，Ａ) 特開昭56−33718（ＪＰ，Ａ) 特開昭57−150001（ＪＰ，Ａ) 米国特許4931975（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G05B 15/02 G05B 9/02

Claims

(57)【特許請求の範囲】

【請求項１】プロセスを制御するための装置において、前記プロセスについての情報を搬送する入力信号受け取
るための入力手段、および前記プロセスに関係した少な
くとも１つのパラメータを制御する出力信号を与えるた
めの出力手段を有する処理手段と、前記処理手段のリセット端子にリセット信号を与えるリ
セット手段を具備しており、前記リセット手段は実質的に一定の電源信号を受け取
り、前記電源信号を受け取ったことに応答して前記リセ
ット信号を発生し、前記リセット信号が反復して生ずる
第１および第２の信号レベルを有するようになされてお
り、前記処理手段は、前記リセット信号に応答して、前記リ
セット信号が前記第１のレベルにあるときには活性状態
となり、かつ前記リセット信号が前記第２のレベルにあ
るときには非活性状態となり、前記リセット信号の第１
の信号レベルと同期して前記入力信号を用いて所定のプ
ログラムの一連の動作を実行して前記出力信号を発生
し、それによって前記プロセスを制御するようになされ
ているプロセス制御装置。
【請求項２】前記プロセスが可燃性燃料炉の動作を制御
するためのプロセスよりなる請求項１の装置。
【請求項３】前記処理手段が信頼性を確保するために活
性状態に入るとデータ保全性チェックを行うあめの手段
と、非活性状態に入る前に情報を計算し記憶するための
手段を具備しており、その記憶される状態は爾後の活性
状態におけるデータ保全性チェックを行うのに有用であ
る請求項１の装置。
【請求項４】前記リセット信号を与える手段は、均一な
周期を有する信号を与える手段よりなる請求項１の装
置。
【請求項５】前記均一な周期を有する信号が前記処理手
段を付勢するために用いられる交流信号よりなる請求項
１の装置。
【請求項６】前記処理手段が、それのメモリに予め定め
られた状態を記憶して、前記入力信号に基づいて直線プ
ログラムの動作状態を確認するための手段と、ディスパ
リティが検知された場合に前記直線プログラムの実行を
中止する手段を具備している請求項１の装置。