JPH01198793A - ドツトマトリクス表示装置 - Google Patents

ドツトマトリクス表示装置

Info

Publication number
JPH01198793A
JPH01198793A JP2200088A JP2200088A JPH01198793A JP H01198793 A JPH01198793 A JP H01198793A JP 2200088 A JP2200088 A JP 2200088A JP 2200088 A JP2200088 A JP 2200088A JP H01198793 A JPH01198793 A JP H01198793A
Authority
JP
Japan
Prior art keywords
display
column
dot matrix
display device
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2200088A
Other languages
English (en)
Inventor
Hiroyuki Mano
宏之 真野
Nobuo Tsuchiya
土谷 信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP2200088A priority Critical patent/JPH01198793A/ja
Publication of JPH01198793A publication Critical patent/JPH01198793A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字や図形などを表示するドツトマトリクス
表示装置において、特に表示位置を所望に設定可能とし
たドツトマトリクス表示装置に関する。
〔従来の技術〕
近年、情報処理装置が普及するに伴い、表示装置の小型
化、すなわち平面表示装置の使用が増加しつつあるが、
これとともに、最近では、表示容量が増加する傾向にあ
る。表示容量の増加に伴って、従来装置との表示の互換
性を維持するためにも裡技術が考えられている。
例えば、特開昭58−95394号公報に開示されてい
る表示装置では、表示情報をあらかじめ拡大記憶するこ
とによって、表示容量の増加分を補う方式としている。
また、特開昭59−61874号公報に開示されている
表示装置では、同一情報を連続表示することで、表示容
量の増加分を補う方式としている。
〔発明が解決しようとする課題〕
しかしながら、上記従来技術はドツトマトリクス表示装
置への表示データ転送速度の点について配慮されておら
ず、以下の問題があった。
この点について、図面を用いて説明する。WJ2図はド
ツトマトリクス表示装置1の概略ブロック図である。同
図中、2は表示パネル、3は行電極駆動回路、4は列電
極駆動回路、30は行電極、40は列電極である。行電
極9列電極の交点に、不図示の表示画素が存在する。行
電極をM本9列電極をN本とすれば該画素はMXN個存
在し、これがすなわち表示容量となる。ここでは表示容
量を行方向400本9列方向640本とする。このドツ
トマトリクス表示装置1に行方向のみ半分の表示容量す
なわち200本の表示データを転送するとすれば、従来
技術で述べた2方式いずれの場合でも、行方向に倍に拡
大し、行方向400本分の表示データに変換する。表示
パネル2の全ての画素に表示データを転送する速度をフ
レーム周波数とすれば、人間の目の応答速度の関係から
、ちらつきが生じないよう約60Hz以上のフレーム周
波数が要求される。
そこでフレーム周波数%60)1zとすれば画素単位の
転送速度は表示容量から約15.4 M Hzとなる。
ここで問題となるのは、本来の表示データは行方向20
0本と半分のため、画素単位の転送速度も半分の7.7
MHzで十分ζこもかかわらず倍の速度を要求される点
である。転送速度の高速化は、各回路を構成する素子に
も負担となり、特殊素子の採用によるコストアップを招
く。さらに、行方向の表示容量が350本等、単純な2
倍化では行方向400本のドツトマトリクス表示装置に
表示できない場合には、行方向7本中1本の倍化など複
雑な処理が会費となり、これもコストアップの費因とな
る。もし、実現したとしても、特定の行のみ2倍化され
ているため、fi+線を表示した場合、不用意な階段状
表示を生じ、表示情報の誤認の虞れもある。
本発明の目的は、上記各問題点を解決し、表示転送速度
を上げることなく、さらに任意の表示容量でも、該表示
容量以上の容量を有する表示パネルに表示できるドツト
マトリクス表示装置を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、互いに交差する
複数本ずつの列電極および行電極で駆動されるドツトマ
トリクス表示手段と、それぞれ上記列電極および行電極
を駆動する列電極駆動回路および行電極駆動手段とを備
えるドツトマトリクス表示装置において、上記列駆動手
段および行駆動手段の少なくとも一方に、表示開始位置
を任意に設定可能なオフセット手段を設けたことを特徴
とするものである。
上記オフセット手段は、例えば、上記表示開始位置情報
が設定されるレジスタである。
上記オフセット手段への表示開始位置情報の設定は、手
動、自動のいずれも可能である。自動である場合にはそ
のオフセット手段の対応する電極駆動手段の1走査期間
に一度、上記表示開始位置情報を設定するようになすこ
ともできる。また、上記表示開始位置情報は、入力表示
データの一部ζこ付加しておいてもよい。
〔作用〕
上記オフセット手段を上記列駆動手段に設けた場合、転
送されてくる入力表示データは列駆動手段内の初段ラッ
チ(後述)の上記設定値に対応した位置から順次取込ま
れる。この取込まれたデータにしたがって列電極が駆動
される。また、上記オフセット手段を上記行駆動手段に
設けた場合、上記設定値に対応した行電極から順次駆動
される。
表示データの容量がドツトマトリクス表示装置の表示容
量より小さい場合には、上記設定値を適当に選ぶことに
より、表示データがドツトマトリクス表示装置の表示パ
ネルの中央に表示されるようtこなすことができる。
〔実施例〕
以下、本発明の一実施例を図面を用い説明する。
第1図は、不実施例の概略ブロック図である。
i@1図において、ドツトマトリクス表示装置101内
の行電極駆動回路501および列電極、駆動回路401
にはそれぞれ、本発明の最も特徴的な行方向オフセット
回路619列方向オフセット回路418配置している。
表示パネル2の表示容量を本実施例では列方向720ド
ツト、行方向480ドツトとし、表示パネル2に列方向
640ドツト、行方向400ドツトの表示情報を表示す
るとする。この場合、表示の見易さを考えると、同図の
ごとく表示パネル2の中央に表示する方法が考えられる
。そのたべ列方向に40ドツト、行方向に40ドツト、
表示パネル2の左上すなわち、本来の表示開始位置から
ずらすこととなる。本発明では列方向オフセット回路4
1および行方向オフセット回路31にあらかじめ、それ
ぞれの表示開始位置を記憶させることにより任意の位置
から表示するこ七ができる。その結果、第1図表示パネ
ル2内の点線で囲まれる位置に、640ドツト×400
ドツトの表示データを表示することができ、力)つ、そ
の点線外の表示領域を走査せずに実現できる。すなわち
、表示データの転送速度を上げることなく任意の位tI
t、に表示でき、本“発明の目的を達成できる。この間
の列方向9行方向それぞれの動作について、次ζこ詳細
に説明する。
第6図は列電極駆動回路401内部の詳細ブロック図、
@4図はこの回路401の各信号のタイミングチャート
を示す。これら二つ03図面を用い、列方向に関する動
作説明を行なう。
本発明の特徴である列方向オフセット回路41内にオフ
セット情報を記憶するレジスタを配置し、このレジスタ
に本実施例では40ドツトと一義的に対応する値、例え
ば40をあらかじめ記憶させておく。ラッチクロックC
L1の第4図左側に示す1ハイ“のパルス入力によって
、カウンタ42#こレジスタ41の値がロードされる。
このカウンタ値はそのままセレクタ43に制御信号とし
て入力され、セレクタ45によって選択される初段ラン
チ44憂こ表示信号Dカ)ら入力された表示データがシ
フトクロックCL2によってラッチされる。本実施例で
はカウンタ値が40のため、初段ラッチ44の41査目
のラッチに表示データがランチされ、列方向の表示開始
位It)i40ドツトずらすことが可能となった。
その後のシフトクロックCL2の入力にしたがい、カウ
ンタ42tこ一つずつカウントアツプ動作を行ない、そ
のため、セレクタ43により選択される初段ラッチ44
も一つずつ右方向にシフトし、表示1M号りから入力さ
れる表示データが順次ラッチされる。
これら動作を繰返し、640ドツト分データを転送し、
列方向1ライン分の表示が終了する。終了に際し、次の
ラインの転送を行なうためラッチクロックCL1が入力
されるが、この入力はまた、初段ラッチ44にラッチさ
れた表示データを次段ラッチ45にラッチする動作にも
使用される。次段ラッチ45にラッチされた表示データ
は次の列方向1ライン分の転送期間中、継続して列電極
40をドライブするドライバ46に供給され、列電極駆
動を実現する。
この列電極駆動に対応して、ある行電極を駆動する行電
極駆動回路301内部の詳細ブロック図を第5図に示す
。第6図は行電極駆動回路301の各信号のタイミング
チャートである。これら二つの図面を用い、前記列方向
と同様に行方向に関する動作説明を行なう。
本発明の特徴である行方向オフセット回路31内にオフ
セット情報を記憶するレジスタを配置し、このレジスタ
に本実尻例では40ドツトと一義的に対応する値、例え
ば40ヲあら力1じめ記憶させておく。このレジスタ値
は制御信号としてセレクタ33に入力され、シフトレジ
スタ34のうち一つのみ、本実施例では41査目のみが
選択される。フレーム信号F’ RP/xの第6図左側
に示す1ハイ″のパルス入力によってシフトレジスタ5
4はセレクタ33の値をロードする。この場合、本例で
は前記した通り41査目のみが選択されるため、シフト
レジスタ64の4111目の信号線340のみが1ハイ
“出力になる。
この出力はドライバ5乙に供給され、行電極30を駆動
する。その後のシフトクロックCL1の入カニ従い、シ
フトレジスタ34はシフト動作を繰返し、42査目の信
号線341、以後順次1ノ・イ“出力をシフトし、1画
面の表7コモを実現する。以上述べたように、レジスタ
61に設定した値に対応する行−極から駆動することが
できる。本実施例では列方向。
行方向それぞれのオフセット量を40ビツトとしたが、
任意のオフセット量で実現できることは言う才でもない
。望た、表示パネルの表示容jIkを720ドツト×4
80ドツトとしたが、他QJ任意の表示容量でも特に問
題とならないことは明白である。
第7図、第8図はそれぞれ前記列方向オフセット回路4
19行方向オフセット回路31のレジスタの具体例を示
すものである。第7図はそのうち、ハードウェア的に設
定するものであり、スイッチSWの閉動作によりイぎ号
51は10−“、開動作により抵抗Rを通じて1ハイ“
となり、例えば2進数でレジスタ5の出力値を設定すれ
ばよい。この例ではレジスタ5の出力信号線を6本とし
ているが、盛装とするオフセット値に対応する本数分用
意すれはよい。第8因はソフトウェア的に設定するもの
であり、情報処理装置の中央演算処理装置(IVIPI
J)6からのデータバス62に所望のオフセット値を転
送し、転送に同期して畳込信号61をレジスタ5内のラ
ッテ52に入力することにより任意のオフセット値をレ
ジスタ5に設定できる。第7図および第8図に示したレ
ジスタ5は、前記列方向オフセット回路41、行方向オ
フセット回路31のいずれにも適用できる。
第9図に、列方向オフセット回路41の他の具体例を示
す。この例は、表示信号りにオフセット値をデータとし
て表示データと時分割に列方向オフセット回路41に転
送するものである。第10図は第9図のも信号のタイミ
ングチャートを示し、これら二つの図を用い、動作説明
を行なう。
ここでは説明を簡略にするため、オフセット量を4ビツ
トで指定する例を示す○ラッチクロックCL1の第10
図左側に示すパルス入力によって、カウンタ412がク
リアされる。このカウンタ412は4進カウンタであり
、クリア後のシフトクロックCL2を4パルス分計数す
る0そ01間、シリアル/パラレル(S/1回路411
には表示イε号Dり)ら(/Jオフセットデータをシフ
トクロックCL2の入力に従い、並列変換する。カウン
タ412がCl3を4パルス計数した時、シリアル/パ
ラレル回路4114こはオフセット値が設定され、カウ
ンタ412から出力されるラッチクロックCL1’Jこ
よって、カウンタ42はこのオフセット値をロードする
。初段ラッチ44に入力されるシフトクロックCL 2
’は前記カウンタ412から出力されるシフトクロック
ゲート信号Gateが1)・イ“になるまで、論理積回
路4134こよって入力が禁止されるため、オフセット
データ転送期間の表示信号りが、初段ラッチ441こラ
ンチされることはない。ラッチクロックCL 1’およ
びシフトクロックCL2が出力されたのちの動作は、前
記第3図および第4図で述べた列峨極駆動回路401の
動作原理と何ら変わるところがないため、問題なく列電
極を駆動できる。
本J41+例ではオフセットfを4ビツトとして説明し
たが、いかなるビット数でも、カウンタ412゜シリア
ル/パラレル(S/P )回路411のビット数、23
よび表示信号りに重畳させるオフセットデータのビット
数を一致させることで同様な効果を実現できることは言
うまでもない。本具体例を用いれば、従来と比較し、特
に信号線を増加させすとも本発明の目的を実現でき、列
を極秘動回路をLSI化下る場合もイハ号ビンを増加せ
ずにすむ。
以上述べた各実施例、具体例では表示1g号D OJデ
ータ幅について特に言及していないが、1ビツト、4ビ
ツト、8ビツトなど任意のピット幅でも本発明を適用で
きる。また、表示パネルも、液晶。
EL、プラズマ等9行′1L列電極の前記した動作によ
り表示を行なう装置全てなこ適用できろことは明白であ
る。
〔発明の効果〕
本発明ζこよれば、ドツトマトリクス表示装置内の行電
極駆動回路1列電極駆動回路囚うち少なくとも一方に、
表示開始位置を任意に設定できるオフセット手段を設け
たので、ドツトマトリクス表示装@に、その表示容量M
以下の表示データ(表示容fitN)を表示する場合で
も、表示データを表示容量Mに適合するよう盆換するこ
さはせず、例えばそり表示装置(/J表表示パネル夫夫
表示することができる。さらには転送容積はNであるた
め、表示容量M (/Jデータを転送する速度と比較し
、N/Mの周波数で転送すればよい。そのため、表示装
置およびその制御装置は、より低い周波数で動作する安
価な素子を用いることができる。また、表示データの事
前の拡大化等も不快なため、表示データを記憶する装置
の記憶容量も必要最小限で済む。さら暑こ、拡大等を行
なわないため、表示されたデータは基本となる表示デー
タと1対1で対応し、不用意な段差を生ずる虞れもない
【図面の簡単な説明】
第1図は不発明の一実施例のドツトマトリクス表示装置
の概略ブロック図、第2図は従来技術のドツトマトリク
ス表示装置の概略ブロック図、第3図は本発明の一実施
例の列電極駆動回路の詳細ブロック図、第4図は第3図
の列電極駆動回路各信号のタイミングチャート、第5図
は本発明の一実施例の行電極駆動回路の詳細ブロック図
、第6図は第5図の行電極駆動回路各信号のタイミング
チャート、第7図、第8図は本発明のオフセット回路の
具体例を示すブロック図、M9図は本発明のオフセット
回路の他の具体例を示すブロック図、第10図は第9図
のオフセット回路の各信号のタイミングチャートである
。 1.101・・・ドツトマトリクス表示装置4.401
・・・列′la極駆動駆動 回路501・・・行電極駆動回路 31・・・行方向オフセット回路 41・・・列方向オフセット回路 鳥  1  口 L  2 回 23回  。 ′54目 1’llS?41    4o  41  i+4  
         b’1’7  &7g  LQロ=
二コシ 5 図 気 6 口 34+−一]コトトーーーーーー h 8 口 し 込 IQ  図

Claims (1)

  1. 【特許請求の範囲】 1、互いに交差する複数本ずつの列電極および行電極で
    駆動されるドットマトリクス表示手段と、それぞれ上記
    列電極および行電極を駆動する列伝極駆動手段および行
    電極駆動手段とを備えるドットマトリクス表示装置にお
    いて、 上記列駆動手段および行駆動手段の少なくとも一方に、
    表示開始位置を設定可能なオフセット手段を設けたこと
    を特徴とするドットマトリクス表示装置。 2、上記オフセット手段は、上記表示開始位置情報が設
    定されるレジスタである特許請求の範囲第1項記載のド
    ットマトリクス表示装置。 3、上記オフセット手段は、設定すべき表示開始位置情
    報を、当該電極駆動手段の1走査期間に一度得る特許請
    求の範囲第1項記載のドットマトリクス表示装置。 4、上記オフセット手段に設定すべき表示開始位置情報
    は、入力表示データの一部に付加されている特許請求の
    範囲第1項記載のドットマトリクス表示装置。
JP2200088A 1988-02-03 1988-02-03 ドツトマトリクス表示装置 Pending JPH01198793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2200088A JPH01198793A (ja) 1988-02-03 1988-02-03 ドツトマトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2200088A JPH01198793A (ja) 1988-02-03 1988-02-03 ドツトマトリクス表示装置

Publications (1)

Publication Number Publication Date
JPH01198793A true JPH01198793A (ja) 1989-08-10

Family

ID=12070744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2200088A Pending JPH01198793A (ja) 1988-02-03 1988-02-03 ドツトマトリクス表示装置

Country Status (1)

Country Link
JP (1) JPH01198793A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609843A1 (en) * 1993-02-01 1994-08-10 Nec Corporation Apparatus for driving liquid crystal display panel for different size images
US7688303B2 (en) 1997-01-30 2010-03-30 Renesas Technology Corp. Liquid crystal display controller and liquid crystal display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609843A1 (en) * 1993-02-01 1994-08-10 Nec Corporation Apparatus for driving liquid crystal display panel for different size images
JPH06230739A (ja) * 1993-02-01 1994-08-19 Nec Corp マルチシンク型液晶ディスプレイ装置
US7688303B2 (en) 1997-01-30 2010-03-30 Renesas Technology Corp. Liquid crystal display controller and liquid crystal display device
US8212763B2 (en) 1997-01-30 2012-07-03 Renesas Electronics Corporation Liquid crystal display controller and liquid crystal display device
US8547320B2 (en) 1997-01-30 2013-10-01 Renesas Electronics Corporation Liquid crystal display controller and liquid crystal display device
US8941578B2 (en) 1997-01-30 2015-01-27 Renesas Electronics Corporation Liquid crystal display controller and liquid crystal display device

Similar Documents

Publication Publication Date Title
US7123247B2 (en) Display control circuit, electro-optical device, display device and display control method
US5856816A (en) Data driver for liquid crystal display
US6922189B2 (en) Image-signal driving circuit eliminating the need to change order of inputting image data to source driver
US7030850B2 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
US6181312B1 (en) Drive circuit for an active matrix liquid crystal display device
KR920000355B1 (ko) 디스플레이 패널 구동장치
US6542139B1 (en) Matrix type display apparatus
JPS6334593A (ja) 多階調表示方法
KR100496370B1 (ko) 액정 구동 장치
JPH05341734A (ja) 液晶表示装置
US6307531B1 (en) Liquid crystal display having driving integrated circuits in a single bank
US6919872B2 (en) Method and apparatus for driving STN LCD
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JP3044627B2 (ja) 液晶パネルの駆動回路
JP2001343944A (ja) 液晶表示装置の駆動方法および駆動装置
JPH01198793A (ja) ドツトマトリクス表示装置
JP2005010579A (ja) ホールド型表示パネルの駆動方法
EP0655726B1 (en) Grey level selecting circuit for a display driver
JPS58193583A (ja) ラスタ走査表示装置用記号発生装置および記号回転方法
JP2000098334A (ja) 液晶表示装置
JPH07104716A (ja) 表示装置
JP3027371B1 (ja) 表示装置
JPH06301356A (ja) 液晶表示装置の駆動回路
JPH02170784A (ja) 液晶パネルを駆動するためのラインメモリ回路
JPH02127618A (ja) 液晶表示回路