JPH01196612A

JPH01196612A - 駆動回路

Info

Publication number: JPH01196612A
Application number: JP63020190A
Authority: JP
Inventors: Tatsuo Hayakawa; 早川　達夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-31
Filing date: 1988-01-31
Publication date: 1989-08-08
Anticipated expiration: 2013-02-10
Also published as: US4933625A; JP2710326B2; EP0326968A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は駆動回路に関し、特に負荷インピーダンスの値
に応じて負荷への電圧波高値を制御する駆動回路に関す
る。

［従来の技術］近年、ディジタル通信網の普及を図る上から各種のディ
ジタル機器間のインターフェースの標準化が進められて
いる。ｌ５ＤＮ（サービス統合ディジタル網）構想にお
いては、ＣＣＩＴＴ（国際電信電話諮問委員会）で標準
化の研究及び論議が進められており、特に“Ｓ″′′イ
ンターフエースては、ＣＣＩＴＴ勧告１．４３０にその
電気的特性が標準化として規定されている。第９図は、
その中の送信波高値（Ｖ２）対終端抵抗値（ＲＬ）特性
を示した図である。ここでは、ＲＬが５，６Ω、５０Ω
、４００Ωの各点で波高値が斜線部に入らないことを規
定している。

例えば、ＲＬが５０Ωの場合、Ｖ２は０．７５Ｖ±１０
％、ＲＬが５．６Ωの場合、Ｖ２は０゜１５Ｖ以下とい
うように規定されている。

従来は、上記電気的特性を満足するため、例えば、第１
０図（ａ）に示すように、内部抵抗Ｒ６を有する定電圧
源ＶＩにより巻線比ｎ：１のトランスＴを駆動すると共
に、終端抵抗ＲＬの変化に伴う一次側端子電圧■１の変
化をセンスして、Ｖｌ又はＲａを変化させる方式とか、
又は第１０図（ｂ）に示すように、定電流源■「により
トランスＴを駆動すると共に、ＲＬの変化に伴う■１の
変化をセンスしてＩ、を変化させる方式等が採られてい
た。そして、これらの方式によって前述した第９図の規
定を満足させるようにしていた。

［発明が解決しようとする課題］上述した従来の２つの方式のうち、前者の定電圧定抵抗
型駆動方式においては、終端抵抗が５゜６Ωと小さくな
ると、略々間等の抵抗値を有するトランスＴの内部抵抗
Ｒｐ、Ｒｓの影響が大きくなり、二次側電圧Ｖ２が１５
０ｍＶ以下という規定を満足することができなくなると
いう問題点がある。

また、定電流型駆動方式では、終端抵抗ＲＬが軽い５０
Ω又は４００Ωでは、トランスの過渡応答時にリンギン
グ波形が大きく発生するという欠点があった。

本発明はかかる問題点に鑑みてなされたものであって、
負荷抵抗が小さいときでも規定電圧以下の条件を満足し
、負荷抵抗が大きいときでもトランスの過渡応答による
リンギングの発生がない駆動回路を提供することを目的
とする。

［課題を解決するための手段］本発明に係る駆動回路は、負荷を駆動する駆動トランジ
スタと、第１の基準電圧発生手段と、この手段で生成し
た第１の基準電圧と前記負荷への印加電圧とを比較して
両者の差分を増幅出力する第１の差動増幅器と、前記駆
動トランジスタと直列で且つ前記負荷とは反対側に接続
されて前記負荷への供給電流を検出する電流検出手段と
、第２の基準電圧を発生する手段と、この手段で発生し
た第２の基準電圧と前記電流検出手段の検出値とを比較
して両者の差分を増幅出力する第２の差動増幅器と、前
記第１．第２の差動増幅器の出力を加算すると共にその
加算出力を前記駆動トランジスタの制御入力として与え
る加算器とを備えている。

また、本発明のより好ましい態様としては、前記駆動ト
ランジスタは、例えば、ＭＯＳトランジスタであり、そ
のドレイン側に前記電流検出手段が直列に介挿されてい
る。

更に、前記第１の差動増幅器の一方の入力として前記負
荷への印加電圧に替えて、これを所定の比率で分圧した
電圧を与えても良い。

［作用〕負荷抵抗が大きいとき、即ち負荷電流が小さいときには
、電流検出手段の検出値が第２の基準電圧よりも小さい
ので第２の差動増幅器の出力はハイインピーダンスとな
る。このとき、加算器の出力は第１の差動増幅器の出力
を選択する。第１の差動増幅器は、負荷への印加電圧が
第１の基準電圧に等しくなるように負荷を定電圧駆動す
る。このため、負荷として接続されたトランスの過渡応
答によるリンギングの発生を防止することができる。

一方、負荷抵抗が小さいとき、即ち負荷電流が大きいと
きには、負荷への印加電圧が低下して第１の差動増幅器
の出力が飽和すると共に、電流検出手段の検出値が大き
くなって、第２の差動増幅器が線形動作を開始する。こ
のため、この場合には、第２の差動増幅器による定電流
駆動に切替わる。従って、トランスの内部抵抗は、出力
に影響を及ぼさない。

また、駆動トランジスタをＭＯＳトランジスタとし、ソ
ース側に負荷を接続し、ドレイン側に電流検出手段を接
続すれば、定電圧駆動時の出力インピーダンスが大きく
ならないので、急峻なパルス立上り特性が得られる。

更に、第１の差動増幅器の一方の入力として、負荷への
印加電圧を分圧した電圧を与えれば、帰還利得を向上さ
せることができるという利点がある。

［実施例］次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例に係る駆動回路を示す回
路図である。

図中、ＭＨＩはＮチャネルＭＯ３）ランジスタからなる
駆動トランジスタであり、ソース側に負荷Ｒ２を接続し
、これを駆動する。駆動トランジスタＭＮＩのソース電
圧、即ち負荷Ｒ２への印加電圧は、第１の差動増幅器Ａ
１の反転入力端子に入力されている。一方、第１の差動
増幅器Ａ、の非反転入力端子には、第１の基準電圧■■
が入力されている。第１の差動増幅器Ａ１は、負荷Ｒ２
への印加電圧が第１の基準電圧Ｖ、と等しくなるように
定電圧制御信号を出力する。この出力は、加算器ＳＵＭ
の一方の入力に与えられている。

一方、駆動トランジスタＭＨＩのドレインと、電源ＶＤ
Ｄとの間には、電流検出手段としての電流センス抵抗Ｒ
１が接続されている。この電流センス抵抗Ｒ１に負荷電
流工０が流れることによる電圧降下分をＶＤＤから差し
引いた電圧は、第２の差動増幅器Ａ２の非反転入力端子
に入力されている。

第２の差動増幅器Ａ２の反転入力端子には、第２の基準
電圧ＶＢをＶＤＤから差し引いた電圧が入力されている
。第２の差動増幅器Ａ２は、負荷電流Ｉｏが第２の基準
電圧ＶＢで決まる一定値となるように定電流制御信号を
出力する。この出力は加算器ＳＵＭの他方の入力に与え
られている。

加算器ＳＵＭの出力は駆動トランジスタＭＮＩのゲート
入力信号としてフィードバックされている。

次に、以上のように構成された本実施例に係る駆動回路
の動作について説明する。

先ず、出力電流■。が小さいとき、即ち■８〉ＩｏＲ，
のときは、第２の差動増幅器Ａ２の出力は線形領域を外
れてハイインピーダンスであり、加算器ＳＵＭの出力と
しては、第１の差動増幅器Ａ１の出力が選択される。従
って、この場合は、第２図（ａ）の閉ループが働くこと
になる。これは電圧フォロワー接続であり、負荷Ｒ２を
定電圧駆動する。

次に、負荷Ｒ２が小さくなって、負荷電流Ｉ。

が増加し、電流センス抵抗Ｒ１の電圧降下が大きくなる
と（即ち、ＶＢ　＝　ＩＯＲ１）　、第２の差動増幅器
Ａ２が働き始める。負荷Ｒ２が更に小さくなると駆動ト
ランジスタＭＮ１の出力インピーダンスにより出力電圧
■ｏは下がる。このＶ（１の低下が第１の差動増幅器Ａ
１の入力動作範囲を超すと、第１の差動増幅器Ａ１の出
力は飽和し、結局、線形動作をするのは、第２の差動増
幅器Ａ２のみになり、第２図（ｂ）に示す動作に切替る
。これは、出力電流ＩＯが下記（］、）式にて示される
一定値■ｃｏとなる定電流制御である。

Ｉ　ｃｏ＝Ｖｕ　／　Ｒｔ　　　　　　　−（１）この
とき、出力電圧ＶＯは下記（２）式にて示すように負荷
Ｒ２に比例する。

また、定電流動作に入るスレッショルド抵抗値ＲＴＩ４
２は下記（３）式に基き、下記（４）式により現される
。

Ｖ　１　　／’　Ｒ７Ｈ２＝　Ｖ　Ｂ　　／　Ｒ１・　
・　・　・　（３）第３図（ａ）は’ＶＯＮＲ２特性ｊ
を示し、負荷Ｒ２がＲＴＨ２より大きい時は、定電圧■
１の定電圧駆動で、Ｒ２がＲＴＨ２より小さくなると、
前記（２）式に従って出力電圧■。は下がる。また、第
３図（ｂ）はｖＩｏ対Ｒ対峙２特性ｊし、Ｒ２がＲＴ）
１２より小さくなると、前記（１）式に従って定電流駆
動されることを示す。

即ち、負荷抵抗が重い時は、第２の差動増幅器Ａ２によ
る定電流駆動、軽い時は第１の差動増幅器Ａ１による定
電圧動作に切替ることを示している。

次に、第４図に上記駆動回路でトランスＴ１を駆動する
例を示す。第５図はそのタイミングチャートである。８
１〜Ｓ３はスイッチ＋　　ＩＢはアイドリング電流であ
り、工。＜　Ｉ　ｃｏに選んである。

φ１がハイレベルのとき、ＳＬ、Ｓ２がオン、Ｓ３はオ
フとなり、本発明の駆動回路がトランスＴ１を駆動する
。φ１がロウレベルのときは、Ｓｌ。

Ｓ２はオフ、Ｓ３がオンとなり、駆動回路はトランスＴ
１と切離される。インターバルＴ１〜Ｔ４では、トラン
ス２次側終端抵抗ＲＬは大きく、２次側電圧Ｖ２は定電
圧Ｖ、を巻線比ｎ：１で除した値Ｖ２Ｈを出力する。こ
の場合、出力電流センス抵抗Ｒ２が、駆動トランジスタ
ＭＨＩのソース側でなくドレイン側に入っているので、
定電圧駆動時の出力インピーダンスが大きくならない。

従って、急峻なパルス立上り特性が得られ、例えば１９
２　ＫＢＰＳの高速伝速も可能であるという利点を有す
る。

一方、インターバルＴｌｌ〜Ｔ１Ｂでは、ＲＬは十分小
さく、■２は定電流値■ｃｏをｎ倍した値にＲＬを乗じ
た出力電圧Ｖ２Ｌを出力する。

Ｖ２Ｌ＝ＩｃｏＸｎＸＲＬ　　　＋・＋　＜５）このと
きは定電流駆動であるため、第１０図で示したトランス
の内部抵抗ＲＰ　、Ｒ５は、Ｖ２Ｌに影響を与えない。

第６図は、本発明の駆動回路をＣＭＯ３）ランジスタで
実現した一例である。図中■１゛〜Ｉ３は定電流源であ
る。ＭＰＩ、ＭＰ２．ＭＮ２．ＭＮ３、ＭＮ４が前述の
第１の差動増幅器Ａ１を構成し、ＭＰ３．ＭＰ４．ＭＮ
５．ＭＮ６が第２の差動増幅器Ａ２を構成し、ＭＮ４と
ＭＮ５のトレイン端子でＡ１とＡ２の出力を加算する加
算器ＳＵＭを構成する。そして、この加算器ＳＵＭで駆
動トランジスタＭＨＩのゲートを駆動している。なお、
Ｃｐは、第１の差動増幅器Ａ１の位相補償用のコンデン
サーである。

第７図は本発明の第２の実施例を示す回路図である。こ
の実施例では、出力電圧Ｖｏが負で、出力電流は吸込み
型となっている。従って、ここでは、駆動ＭＯ３）ラン
ジスタＭＰＩは、Ｐ型となっている。

また、第８図は本発明の第３の実施例を示す回路図であ
る。この実施例では、第１の差動増幅器ＡＩの帰還が上
述した各実施例のものと異なって抵抗Ｒ３とＲ４で分割
され、下記（６）式にて示す帰還利得Ａｖｆを有する。

Ａｖ　ｆ　＝　１　＋Ｒ４／Ｒ３・・・・　（６）これ
らの実施例の基本的な動作は、第１の実施例と同じであ
るので詳しい説明は省略する。

なお、本発明は、ＣＭＯ３″′Ｃ構成された回路に限定
されるものではなく、バイポーラトランジスタでも構成
可能であることはいうまでもない。

［発明の効果］以上説明したように本発明によれば、負荷が軽いときに
は、定電圧駆動に切替わってトランスのリンギングの発
生を防止することができ、負荷が重いときには、定電流
駆動に切替ってトランスの内部抵抗の影響を排除するこ
とができる。従って、前述した規格を安定に満足し得る
駆動回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の駆動回路を示す回路図
、第２図（ａ）（ｂ）は夫々負荷が重いとき及び軽いと
きの等価回路を示す図、第３図（ａ）は同駆動回路の出
力電圧対出力抵抗特性図、第３図（ｂ）は同駆動回路の
出力電流対出力抵抗特性図、第４図は同駆動回路でトラ
ンスを駆動する一構成例を示す回路図、第５図はそのタ
イムチャートと出力振巾波形図、第６図は同駆動回路の
ＣＭＯ３）ランジスタによる実現例を示す回路図、第７
図は本発明の第２の実施例を示す回路図、第８図は本発
明の第３の実施例を示す回路図、第９図はＣＣＩＴＴ勧
告１．４３０に規定されたパルス振巾対終端抵抗特性を
示す図、第１０図（ａ）。（ｂ）は従来例を説明するための模式図である。

Claims

【特許請求の範囲】

（１）負荷を駆動する駆動トランジスタと、第１の基準
電圧を発生する手段と、この手段から発生した第１の基
準電圧を非反転入力端子に受入れると共に前記負荷への
印加電圧を反転入力端子に受入れ両入力の差分を増幅出
力する第１の差動増幅器と、前記駆動トランジスタと直
列で且つ負荷とは反対側に接続されて前記負荷への供給
電流を検出する電流検出手段と、第２の基準電圧を発生
する手段と、この手段で発生した前記第２の基準電圧を
反転入力端子に受入れると共に前記電流検出手段の検出
値を非反転入力端子に受入れ両入力の差分を増幅出力す
る第２の差動増幅器と、前記第１、第２の差動増幅器の
出力を加算しその加算出力を前記駆動トランジスタの制
御入力として出力する加算器とを具備したことを特徴と
する駆動回路。