JPH01195540A - データのロードおよびダンプ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はデータのロードおよびダンプ方式に関し、特
に、演算の対象になるデータが揃い次第命令の実行が可
能になるデータフロー型の情報処理装置において、プロ
グラムメモリに対してデータフロープログラムをロード
およびダンプするようなデータのロードおよびダンプ方
式に関する。

［従来の技術］ 第８図は従来のデータフロー型計算機の概略ブロック図
であり、第９図は第８図に示した情報処理装置に与えら
れる入力データパケットの構成を示す図であり、第１０
図は第８図に示したプログラム記憶部２に記憶されるプ
ログラムデータの一例を示す図である。

まず、第８図ないし第１０図を参照して、従来のデータ
フロー型情報処理装置の構成と概略の動作について説明
する。情報処理装置は合流部１とプログラム記憶部２と
対データ検出部３と演算処理部４と分岐部５とデータメ
モリ６とから構成される。合流部１には第９図に示すよ
うな入力データパケットまたはデータメモリ６から入力
データパケットが与えられる。

この入力データパケットはヘッドパケット（ｈ）として
、実行状態とプログラムロード／ダンプ状態を識別する
ためのビットフィールドｅと、いずれの処理部で処理を
行なうかを選択するための行先フィールドと、同じ待ち
合わせアドレスを持つデータを対データ検出部で識別す
るための識別子フィールドと、命令情報が格納される命
令フィールドと、識別子とともに対データ検出部で待ち
合わせる相手の識別を行なうための待ち合わせアドレス
フィールドとを含み、テイルパケット＜１＞とじて、演
算処理部４による演算結果を識別するためのフラグフィ
ールドと、データ１およびデータ２フイールドからなる
。データ１フイールドまたはデータ２フイールドにはオ
ペランドデータが格納される。

合流部１は入力されたデータパケットのいずれかをプロ
グラム記憶部２に聾える。プログラム記憶部２はプログ
ラムメモリ（図示せず）を含み、そのプログラムメモリ
には、第１０図に示すように、行先情報と命令情報とか
らなるデータフロープログラムが記憶されている。プロ
グラム記憶部２はデータパケットの行先情報に基づくア
ドレス指定によりてプログラムメモリから行先情報およ
び命令情報を読出し、各情報をデータパケットの行先フ
ィールドおよび命令フィールドに格納して出力する。

対データ検出部３はプログラム記憶部２から入力される
データパケットの待ち合わせを行ない、行先情報が一致
する２つのデータパケットのうち、一方のデータパケッ
トのオペランドデータを他方のデータパケットのデータ
フィールドに格納して出力する。なお、このとき上述の
一方のデータパケットは消滅する。演算処理部４は対デ
ータ検出部３から入力されたデータパケットの命令情報
を解読し、その２つのオペランドデータに対して所定の
演算処理を施し、その結果をデータパケットのデータフ
ィールドに格納して分岐部５に出力する。

分岐部５はデータパケットの行先情報に基づいて、その
データパケットを外部に出力するかあるいはデータメモ
リ６に出力する。データメモリ６から出力されるデータ
パケットは合流部１に与えられ、合流部１は外部から入
力される入力データパケットまたはデータメモリ６から
与えられるデータパケットを先着順にプログラム記憶部
２に与える。

第８図に示されたデータフロー型情報処理装置において
は、データパケットが合流部１→プログラム記憶部２一
対データ検出部３→演算処理部４→分岐部５→データメ
モリ６→合流部１→・・・のように回り続けることによ
り、プログラム記憶部２に記憶されたプログラムに基づ
く演算処理が実行する。

［発明が解決しようとする課題］ ところで、プログラム記憶部２に含まれるプログラムメ
モリに対してデータのダンプ／ロードを行なうときには
、外部から合流部１を介してプログラム記憶部２に入力
データパケットが与えられ、プログラム記憶部２は入力
データパケットに、第９図に示すような実行状態とプロ
グラムロード／ダンプ状態を識別するためのビットＣが
立っているか否かを判別し、ビットｅが立っていれば、
直接プログラムメモリをアクセスして、データフロープ
ログラムをプログラムメモリにロードしたり、ダンプを
したりする。もし、ビットｅが立９ていなければ通常の
実行処理を行なう。このように、プログラムメモリに対
するデータのロード／ダンブであるかあるいは通常の実
行状態であるか否かを識別するために、ビットｅを入力
データパケットに設けなければならず、入力データパケ
ットのビット数が増加するという欠点があった。

それゆえに、この発明の主たる目的は、データのロード
／ダンプであるかあるいは通常の実行状態であるか否か
を識別するためのビットを設けることなく、プログラム
メモリに対するプログラムデータのロード／ダンプと通
常の実行状態を識別できるようなデータのロード／ダン
プ方式を提供することである。

［課題を解決するための手段］ この発明はプログラム制御部と対データ検出部と演算処
理部とを備えた情報処理装置におけるデータのロードお
よびダンプ方式であって、プログラム制御部に与えられ
る実行パケットは、実行パケットの行先を示す行先情報
のフィールドと、同じ待ち合わせアドレスを有するデー
タを対データ検出部で識別するための識別子のフィール
ドと、対データ検出部で対となるデータを識別子ととも
に識別しかつプログラム制御部で次の命令をフェッチす
るためのアドレス情報のフィールドを含み、識別子のフ
ィールドをデータを送るためのアドレスの一部に用い、
待ち合わせアドレスの一部に情報処理装置を識別する番
号を収めてパケットの構成を変換し、変換後のパケット
を用いてデータのロードおよびダンプを行なうように構
成したものである。

［作用］ この発明に係るデータのロードおよびダンプ方式は、プ
ログラムメモリに対してデータのロードまたはダンプす
るときには、識別子を必要としないので、識別子のフィ
ールドを、データを送るためのアドレスの一部に用いて
、待ち合わせアドレスの一部に情報処理装置を識別する
番号を収めてパケットの構成を変換することにより、識
別子を用いることなく、データのロード／ダンプを容易
に識別できる。

［発明の実施例］ 第１図はこの発明の一実施例の概略ブロック図であり、
第２図は通常のパケットをロード／ダンプパケットに変
換した例を示す図である。

第１図に示した情報処理装置は、前述の第８図に示した
合流部１の入力側に人力データパケットを変換するため
の変換部７を設けた以外は、前述の第８図と同様にして
構成される。変換部７はプログラムメモリに対してプロ
グラムデータをロード／ダンプするときに、第２図（ａ
）に示すヘッドの入力データパケットの構成を第２図（
ｂ）に示すような入力データパケットの構成に変換する
。

すなわち、プログラムデータをプログラムメモリに対し
てロード／ダンプする際には、対データ検出部３を用い
ないので、識別子が不要となる。−方、複数の情報処理
装置が結合されている状態では、それぞれの情報処理装
置の識別を行なう必要があるので、情報処理装置の番号
すなわちプロセッサ番号を設置″ｆる必要がある。

そこで、ロード／ダンプのアドレスを上位と下位に分離
し、上位を識別子のフィールドとして用い、下位を待ち
合わせアドレスのフィールドに収め、残った待ち合わせ
アドレスの部分にプロセッサ番号を収める。逆に、ダン
プされたデータは、経路が分岐部５から外部に出力する
方向となり、プロセッサ番号はデータを戻す行先、たと
えば表示装置などになる。ダンプされたデータは本来の
データ領域に収められる。

第３図ないし第７図はこの発明の一実施例の動作をより
具体的に説明するために、入力データパケットをより具
体的に示した図であり、特に、第３図はプログラムメモ
リに対するデータロードのパケットを示し、第４図はプ
ログラムメモリに対するデータダンプの際の入力データ
パケットを示し、第５図は同じく出力データパケットを
示し、第６図は対データ検出部に対するデータダンプの
入力データパケットを示し、第７図は同じく出力データ
パケットを示す。

プログラム記憶部２のプログラムメモリに対してプログ
ラムデータをロードまたはダンプするときには、行先フ
ィールドがプログラム記憶部２であることを示すために
、“００，１１００”が設定され、データメモリ６に対
してデータをロードまたはダンプするときには’００，
０１００“が設定され、演算処理部４で演算されたデー
タを外部に出力するときには“００．　１０＊＊”に設
定される。変換部７は行先フィールドが“００，１１０
０”であることを識別すると、待ち合わせアドレスを上
位と下位とに分割し、第３図（ａ）に示すように上位を
識別子のフィールドに格納し、下位を待ち合わせアドレ
スのフィールドに格納し、残った待ち合わせアドレスの
部分にプロセッサ番号を格納する。そして、テールのパ
ケットには、第３図（ｂ）に示すようにロードデータを
格納する。

プログラムメモリに対してデータをダンプするときには
、第４図に示すようなヘッドのパケットデータをプログ
ラム記憶部２に与える。プログラムメモリからデータが
ダンプされたときには、第５図（ａ）に示すようなヘッ
ドのデータパケットが第５図（ｂ）に示すようなテール
のパケットが出力される。なお、命令がＮＯＰであれば
、ダンプされたデータは対データ検出部３および演算処
理部４をバイパスし、バイパスしたデータは分岐部５か
らそのまま外部に出力される。

なお、対データ検出部３に対するデータダンプのときに
は、第６図に示すように、行先フィールドが“０１，１
１０１”となり、対データ検出部３からは第７図（ａ）
、（ｂ）に示すようなデータパケットがダンプされる。

なお、内部プログラムメモリに対するダンプデータはデ
ータ１の領域のみが用いられ、対データ検出部３に関す
るダンプデータはデータ１と２の両方の領域が用いられ
る。また、対データ検出部３については、データのロー
ドは行なわれない。これは、プログラムを実行する最初
の状態では、対データ検出部３の内容が通常クリアされ
ているからである。

［発明の効果］ 以上のように、この発明によれば、識別子のフィールド
をデータを送るためのアドレスの一部に用い、待ち合わ
せアドレスの一部に情報処理装置を識別するための番号
を収めてパケットの構成を変換し、変換後のパケットを
用いてプログラムメモリに対するデータのロードおよび
ダンプを行なうようにしたので、識別子を設けることな
く通常の実行状態とデータのロードおよびダンプの識別
が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。 第２図は通常のパケットをロード／ダンプパケットに変
換した例を示す図である。第３図ないし第７図はデータ
パケットの各個を示す図である。第８図は従来のデータ
フロー型計算機の概略ブロック図である。第９図は第８
図に示したデータフロー型計算機によって処理されるパ
ケットのデータ構成を示す図である。第１０図はプログ
ラムメモリに記憶される内容の一部を示す図である。 図において、１は合流部、２はプログラム記憶部、３は
対データ検出部、４は演算処理部、５は分岐部、６はデ
ータメモリ、７は変換部を示す。 第２図 第３図 第４図 第５図 第６図 第７図 第８図 念力 第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 データフロープログラムを記憶するプログラムメモリを
   含み、実行パケットに応じて命令のフェッチを行なうプ
   ログラム制御部と、前記プログラム制御部から対となる
   プログラムデータおよび被処理データが入力されたこと
   を判別する対データ検出部と、前記対データ検出部によ
   って対となるプログラムデータおよび被処理データが検
   出されたことに応じて、そのプログラムデータおよび被
   処理データに基づく演算を実行する演算処理部とを備え
   た情報処理装置におけるデータのロードおよびダンプ方
   式であって、 前記プログラム制御部に与えられる実行パケットは、当
   該実行パケットの行先を示す行先情報のフィールドと、
   同じ待ち合わせアドレスを有するデータを前記対データ
   検出部で識別するための識別子のフィールドと、命令情
   報のためのフィールドと、前記対データ検出部で対とな
   るデータを前記識別子とともに識別しかつ前記プログラ
   ム制御部で次の命令をフェッチするためのアドレス情報
   のフィールドとを含み、 前記識別子のフィールドを、データを送るためのアドレ
   スの一部に用い、前記待ち合わせアドレスの一部に前記
   情報処理装置を識別する番号を収めてパケットの構成を
   変換し、変換後のパケットを用いてデータのロードおよ
   びダンプを行なうようにした、データのロードおよびダ
   ンプ方式。