JPH01194864A - チョッパ型降圧スイッチング電源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力された直流電圧よりも低い直流電圧を出
力する降圧型スイッチング電源に係り、特にスイッチン
グ素子としてＭＯＳ電界効果トランジスタを用いた他動
式のチョッパ型降圧スイッチング電源の構成に関するも
のである。

〔従来の技術〕

第２図はこの種の従来のスイッチング電源回路の一例を
示すものである。

ＮチャネルＭＯＳ電界効果トランジスタＱのドレインは
直流入力電圧Ｖ、が供給される入力端子１に接続され、
ソースはインダクタンスＬを通じて出力端子２に接続さ
れている。トランジスタＱのソースはさらにフライホイ
ールダイオードＤ１を介して接地され、出力端子２は平
滑用コンデンサＣＩを介して接地されている。そして、
パルス幅制御回路５によってトランジスタＱのスイッチ
ング動作を制御し、発生したパルス電圧を平滑して得た
直流電圧を負荷３に供給するようになされている。すな
わち、トランジスタＱがオンのときは、入力端子１に接
続された直流電源から電流が流入することによって、負
荷３に電力が供給されると同時に、インダクタしに磁気
エネルギーの形で電力が蓄えられる。一方、トランジス
タＱがオフしたときには、インダクタしに蓄積された電
磁エネルギーにより逆起電圧が発生して、ダイオードＤ
Ｉが導通状態となり、負荷３に電力が供給されることに
なる。

出力電圧Ｖ０は、抵抗Ｒ３と抵抗Ｒ２で分圧して取り出
されて誤差増幅器６で基準電圧Ｖ　ｒ、ｆと比較され、
その差に応じた帰還電圧が誤差増幅器６からパルス幅制
御回路５に出力される。パルス幅制御回路５では、誤差
増幅器６からの帰還電圧に基づいてトランジスタＱがオ
ン状態となるべき駆動パルスのパルス幅を決定する。こ
の駆動パルスは、出力口路４とトランスＴを介してトラ
ンジスタＱのゲート側に供給される。そして抵抗Ｒ４と
コンデンサＣ２の並列回路を通じてトランジスタＱのゲ
ートに加えられ、トランジスタＱをスイッチング動作さ
せる。なお、Ｒ５はトランジスタＱのゲートディスチャ
ージ抵抗、Ｃ３はラインフィルタ用のコンデンサ、Ｃ４
は位相補償用のコンデンサである。

ＭＯＳ電界効果トランジスタは、バイポーラトランジス
タよりもドライブ損失が少なく、かつ高速スイッチング
が可能である。しかし、ＮチャネルＭＯＳ電界効果トラ
ンジスタをチョッパ回路に使用するには、ＭＯＳ電界効
果トランジスタの性質上、そのゲートにはソースよりも
高い電圧を与えなければならない。そのため、従来は図
のようにトランスＴを用いてゲートとソース間に電圧を
印加する構成が一般的であった。

〔発明が解決しようとする課題〕

このように、ＭＯＳ電界効果トランジスタをスイッチン
グ素子として使用する場合、従来はトランスＴでゲート
、ソース間に電圧を印加しなければならなかったので、
電源装置が大きく且つ重いものになってしまう問題があ
った。

〔発明の目的〕

本発明は、スイッチング素子としてＭＯＳ電界効果トラ
ンジスタを用いながら、小型軽量に構成できるスイッチ
ング電源を従供することを目的とするものである。

〔課題を解決するための手段〕

本発明は、受光することによって起電力を発生する受光
部を備えたフォトカプラを用い、その発光部をパルス幅
制御回路に接続し受光部をＭＯＳ電界効果トランジスタ
のゲート側に接続して、パルス幅制御回路とＭＯＳ電界
効果トランジスタとをフォトカプラで光結合したスイッ
チング電源の構成を特徴とする。

〔実施例〕

第１図は本発明のスイッチング電源の一実施例を示す構
成図である。なお、この図においても、第２図と対応す
る部分には同一符号を付して説明する このスイッチング電源の特徴は、ＭＯＳ電界効果トラン
ジスタＱのゲート側と、このトランジスタＱのスイッチ
ング動作を制御するパルス幅制御回路５とを、フォトカ
プラ７で光結合した構成にある。フォトカプラフの発光
部はフォトダイオードＤ２で構成され、受光部は、受光
することによって起電力を発生する素子、たとえば光起
電ダイオードＤ３で構成される。ＭＯＳ電界効果Ｉ・ラ
ンジスタＱのゲートしきい値電圧は数ボルトであるので
、光起電ダイオードＤ３の起電力は、このしきい値より
大きくなければならない。したがって光起電ダイオード
Ｄ３は、多数のデバイスを結合してアレー状に構成する
などして、大きな起電力が得られるようになされる。

フォトダイオードＤ２は、電流制限用抵抗Ｒ１とスピー
ドアップ用コンデンサＣ２の並列回路、及び出力回路４
を介してカソードがパルス幅制御回路５に接続され、ア
ノードは入力端子１に接続されている。なお、点線で囲
んだ誤差増幅器６、基準電圧■、７、パルス幅制御回路
５、及び出力回路４については、一体に集積回路化した
ものが製品化されている。

今、このパルス幅制御集積回路８の出力端子に相当する
Ａ点の電位がローレベル（＃ＯＶ）にあるときを考える
。このときフォトダイオードＤ２は順バイアスされるの
で、■、なる電流がフォトダイオードＤ２と、抵抗Ｒ４
及びコンデンサＣ２の並列回路を通ってパルス幅制御集
積回路８に流入し、フォトダイオードＤ２が発光する。

その結果、光起電ダイオードＤ３には起電力が発生し、
トランジスタＱがオンする。

次に、Ａ点の電位がハイレベル（＝Ｖｉ）になると、フ
ォトダイオードＤ２は順バイアスが解除されるので電流
ＩＣは遮断される。したがって、光起電ダイオードＤ３
の起電力は消滅し、トランジスタＱはオフとなる 本発明はトランジスタＱとしてＮチャネルＭＯ８電界効
果トランジスタを用いた場合に特に効果的であるが、光
起電ダイオードＤ３の極性を逆に接続しＰチャネル型の
ＭＯＳ電界効果トランジスタを用いても同様な効果を得
ることができる。

〔発明の効果〕

本発明の構成によれば、スイッチ素子がＭＯＳ電界効果
トランジスタからなる変換効率のよいスイッチング電源
をトランスなしで構成できる。また、受光することによ
って起電力を発生する受光部を有するフォトカプラを用
いるので、−ｊｌＱ的なフォトカプラのようにフォＩ・
カブラ用の電圧源を別途設ける必要がない。これにより
、ＭＯＳ電界効果トランジスタを駆動するだめの回路部
分の構成が著しく簡単になり、小型で軽いスイッチング
電源を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 １−・−・−一−−−−−入力端子

Claims (2)

【特許請求の範囲】
1. （１）入力端子に加えられた直流電圧を、パルス幅制御
   回路によってスイッチング動作が制御されるトランジス
   タで断続してパルス電圧を発生させ、該パルス電圧を整
   流平滑して所定の直流出力電圧を得るチョッパ型の降圧
   スイッチング電源において、該トランジスタがＭＯＳ電
   界効果トランジスタで構成されるとともに、パルス幅制
   御回路と該ＭＯＳ電界効果トランジスタとがフォトカプ
   ラにより光結合され、該フォトカプラの受光部は受光す
   ることにより起電力を生ずる素子からなり且つＭＯＳ電
   界効果トランジスタのゲート側に接続され、発光部はパ
   ルス幅制御回路に接続されたことを特徴とするチョッパ
   型降圧スイッチング電源。
2. （２）受光部が光起電ダイオードからなる請求項１記載
   のチョッパ型降圧スイッチング電源。