JPH01194760A - 高圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブラウン管のアノードに加える高圧出力電圧
をいわゆるパルス幅制御によって安定化する高圧発生回
路に関するものである。

〔従来の技術〕 第６図には従来の高圧発生回路が示されている。

この高圧発生回路は水平偏向出力回路１と、フライバッ
クトランス２とを備えている。

水平偏向出力回路１は、水平出力トランジスタ４と、ダ
ンパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、３字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコア１０に低圧コイル■１と
高圧コイル１２を巻装したものからなり、低圧コイル１
１の一端は水平出力トランジスタ４のコレクタ側に接続
され、また、同コイル１１の他端は入力電源１３に接続
されている。そして、高圧コイル１２の高圧側は高圧整
流ダイオード１４を介してブラウン管１５のアノード１
６に接続され、同コイル１２の他端はＡ　Ｂ　Ｌ　（Ａ
ｕｔｏｍａｔｉｃ　Ｂｒｉｇｈｔｎｅｓｓ　Ｌｉｍ１ｔ
ｅｒ）側に接続されている。このフライバックトランス
２は水平偏向出力回路ｌから加えられるフライバックパ
ルスを昇圧してその昇圧出力（高圧出力電圧）をブラウ
ン管１５のアノード１６に加えるものである。

一般に、高圧コイル■２を第６図〜第８図に示すように
ダイオード１７を介して多層に積層巻きし、各層間のコ
イルを同一巻数、同一巻幅、同一巻線ピッチで巻き、か
つ、各層の巻き終りと次の層の巻き始めとを前記ダイオ
ード１７で同一極性にすれば、交流的には各層のコイル
間で電位差が零となる。したがって、各層間の絶縁処理
は直流の電位差だけを考えればよく、誘電体損による発
熱を考慮する必要がないから、その絶縁処理は容易とな
る。

また、前記のように高圧コイル１２を多層巻きにすれば
、低圧コイル１１と高圧コイル１２との絶縁距離を他の
セクション巻きコイル等と比較して小さくできるから、
コイル最外層の仕上り外径も小さくできる。その結果と
して、第９図に示すように、高圧コイル１２のリーケー
ジインダクタンスを小さくできるという利点があり、か
かる理由から、同コイル１２を多層巻きタイプとしたフ
ライバックトランス２が広く使用されている。

ところが、第９図に示すように、高圧コイル１２を多層
巻き（積層巻き）にしただけでは同コイル１２からブラ
ウン管１５のアノード１６に流れる高圧電流■、がＯ〜
２００μＡの範囲で急激に変動し、好ましくない現象が
生じる。そこで、近年においては、第６図に示すように
、高圧出力側（ブラウン管１５のアノード側）とアース
間に固定抵抗器１８と可変抵抗器２０とを直列に配置し
、高圧出力電流Ｉ□の約１０％の電流を分流し、第１０
図に示すように、前記高圧出力電流の急変動を防止して
いる。

すなわち、第９図および第１０図に示す特性図において
、高圧電流■、の可変設定範囲が０〜１０００μＡの範
囲に設定されているとすれば、高圧電流１、の分流手段
を講じない場合、出力インピーダ７　スＺ　ｏ　＋は第
９図からＺ、Ｉ＝　（２７−２５）　ＫＶ／１０００μ
Ａ＝２ＭΩとなる。これに対し、ＩＨの分流手段を講じ
れば、出力インピーダンス７０２は第１０図から、Ｚｏ
ｚ＝　（２６，１−２４，９）　ＫＶ／１０００μＡ＝
１．２ＭΩとなり、出力インピーダンスのかなり大幅な
改善が図られたことになる。

〔発明が解決しようとする課題〕

しかしながら、今日においては、ブラウン管１５の画質
に対する高精細化の要請がますます強くなり、出力イン
ピーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器１８と可変抵抗器２０を介して１．の分流を図る方
法は、かかる要望にすでに応えられなくなっており、も
はや市場に受は入れられなくなりつつある。

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧電流の変化に対して高圧電圧
の安定化、を図ることができる高圧発生装置を提供する
ことにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、帰線期間の
ほぼ始点位置を零とし帰線期間のほぼ終点の位置をピー
ク値とする一定波形の三角波電圧を発生させる基準電圧
発生回路と、高圧出力電圧の変化を該高圧出力電圧又は
高圧出力電流を取り出して検出する電圧検出部と、この
電圧検出部が検出した検出電圧と前記基準電圧発生回路
の三角波電圧とを比較し該三角波電圧が前記検出電圧を
越える区間でのみ矩形の制御信号を出力する差動増幅器
と、この差動増幅器から加えられる制御信号の矩形の立
上り位置から帰線期間の終点までの区間でゲートを開き
前記加算電圧発生コイルで発生した加算電圧をフライバ
ックトランスの高圧コイルに加え、それ以外の区間では
ゲートを閉じて加算電圧が高圧コイルに加わるのを阻止
するスイッチング回路と、を有することを特徴として構
成されている。

〔作用〕

上記のように構成されている本発明において、ブラウン
管のアノードへ高圧出力電流が流れて高圧出力電圧が低
下すると電圧検出部で検出される電圧も小さくなる。し
たがって、差動増幅器でその検出電圧と三角波電圧とを
比較した場合、検出電圧のレベルが低下するから、この
検出電圧を超える三角波電圧の区間が大きくなる。これ
に伴い、差動増幅器から出力される制御信号の矩形の幅
が太き（なるから、スイッチング回路のゲートを開く期
間が長くなり、高圧コイルに加えられる加算電圧も大き
くなるので、高圧出力電圧を安定する方向に制御するこ
とが可能になる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。なお
、本実施例の説明において、従来例と同一の回路部分に
は同一符号を付し、その重複説明を省略する。

第１図には本発明の一実施例を示す回路構成が示されて
いる。

本実施例が従来例と異なる特徴的なことは、基準電圧発
生回路３と、電圧検出部９と、加算電圧発生コイル２１
と、差動増幅器２２と、スイッチング回路２３とが設け
られていることである。

前記加算電圧発生コイル２１は、フライバックトランス
２のコアＩＯに他のコイルと絶縁して巻装されるもので
、そのコイル２１の巻き始め端側には入力タップ１９が
設けられており、また、同コイル２１の出力端側（巻き
終り側）には出ツノタップ２４が設けられている。この
出力タップ２４は、同コイル２１で発生した加算電圧を
出力するものである。

一方、高圧コイル１２の高圧側（高圧整流ダイオード１
４のカソード側）には固定抵抗器２日の一端が接続され
、同抵抗器２８の他端側にはフォーカス出力調整用の可
変抵抗器ＶＲ，，固定抵抗器２９．スクリーン電圧調整
用の可変抵抗器Ｖ’Ｒ，，固定抵抗器３０．高圧出力電
圧調整用の可変抵抗器ＶＲ。

が順に直列接続されて高圧出力電圧Ｅ□の電圧検出部９
を構成している。そして、可変抵抗器ＶＲ１の他端側は
基準電位（図ではアース側）に接続されている。

前記可変抵抗器ＶＲ，はその摺動端子により高圧出力電
圧Ｅ工を検出し、この検出電圧ｅ６を差動増幅器２２の
第１の入力端子に加えている。

前記基準電圧発生回路３は制御電圧発生コイル２５と、
整流器２６と、矩形波出力回路２７と、積分回路３１と
からなり、前記矩形波出力回路３７は増幅器３２とクリ
ップ回路３３からなる。

制御電圧発生コイル２５はフライバックトランス２のコ
ア１０に他のコイルと絶縁させて低圧側に巻装され第２
図（ａ）に示すフライバックパルス波形の制御電圧ｅ２
を発生する。この制御電圧発生コイル２５の高圧側（巻
き終わり側）は基準電位（図ではアース側）に接続され
ており、同コイル２５の低圧側（巻き始め側）は整流器
（図ではダイオード）２６を介して増幅器３２のマイナ
ス側端子に接続されている。なお、増幅器３２のプラス
側端子は基準電位（図ではアース側）に接続されている
。尚、増幅器３２の入力がトランジスタのベースで構成
されている場合は、そのトランジスタのベース−エミッ
タ間の等価ダイオードにより入力波形を整流するので、
整流器２６は不要となる。

前記整流器２６は制御電圧発生コイル２５で発生した電
圧ｅ２を整流して電圧ｅ２の正の成分のみを増幅器３２
の反転入力端、すなわち、マイナス側端子に入力する。

増幅器３２はこの入力電圧を増幅してその出力をクリッ
プ回路３３へ加える。クリップ回路３３は前記増幅器に
よって増幅された電圧波形の頭部を切断し、第２図（ｂ
）に示すように、帰線期間Ｔ、をパルス幅とする矩形波
（本件明細書では、矩形波は長方形の波形ばかりでなく
正方形の波形をも含む広い意味で使用している）の電圧
ｅ、を作り出し、これを積分回路３１に加えている。

この積分回路３１は、矩形波電圧ｅ４を帰線期間Ｔ１の
期間に渡って積分し、第２図（ｃ）に示すように帰線期
間の始点の位置を零とし、同期間の終点の位置でピーク
値となる右上がりの波形を作り出す。この場合、帰線期
間Ｔ、、を越える範囲は積分が行われないから、波形は
ピーク位置から放電（積分回路のコンデンサからの放電
）等により電圧波形は右上がりとなり、全体的に帰線期
間Ｔ、の終点の位置でピークとなる三角波の電圧ｅ、が
作り出される。この三角波の電圧波形はいずれの帰線期
間Ｔ、においても一定の形状を保つ。この三角波電圧ｅ
、は差動増幅器２２の第２の入力端子に加えられる。

差動増幅器２２は三角波電圧ｅｓと前記電圧検出部９の
可変抵抗器ＶＲＩから加えられる検出電圧ｅ６とを比較
しく第２図（ｃ））　　、三角波電圧ｅ、が検出電圧ｅ
６を超える区間Δｔだけ（図ではＬ３〜ｔ５の区間とＬ
７〜Ｌ９の区間）正の定電圧となり、それ以外は走査期
間をも含めて負の一定レベルの電圧となる制御信号ｅ７
をスイッチング回路２３に加える。

スイッチング回路２３は、ドライブトランジスタ３４と
、ダイオード３５．３６と、抵抗器３７．３８と、コン
デンサ４０と、駆動電源４１と、ドライブトランス４２
と、制御トランジスタ４３とからなる。ドライブトラン
ジスタ３４は、ベース側か差動増幅器２２の出力端に接
続され、また、エミッタ側は抵抗器３７およびコンデン
サ４０の一端側と駆動電源４１の負側との共通接続部に
接続されており、この共通接続部はさらに基準電位（図
ではアース側）に接続されている。前記抵抗器３７とコ
ンデンサ４０のそれぞれの他端側はダイオード３５０カ
ソード側に共通接続され、同ダイオード３５のアノード
側はドライブトランジスタ３４のコレクタとドライブト
ランス４２を構成する一次コイル４４の高圧側（巻き終
り側）との接続部に共通して接続されている。これら、
抵抗器３７と、コンデンサ４０と、ダイオード３５はス
ナバ回路を形成している。また、−次コイル４４の低圧
側（巻き始め側）は抵抗器３８を介して駆動電源４１の
正側に接続されている。

一方、ドライブトランス４２の二次コイル４５はその低
圧側（巻き始め側）が制御トランジスタ４３のベース側
に接続され、また、同コイル４５の高圧側（巻き終り側
）は制御トランジスタ４３のエミッタ側とダイオード３
６のアノード側との接続部に共通接続され、この共通接
続部はスイッチング回路２３の出力端となって多倍圧回
路４６の入力端に接続されている。制御トランジスタ４
３のコレクタ側はダイオード３６のカソード側に接続さ
れ、さらにこの両者４３．３６の接続部は加算電圧発生
コイル２１の出力タップ２４に接続されている。また、
加算電圧発生コイル２１の低圧側（巻き始め側）は入力
タップ１９を介してＡＢＬ側に通じている。

なお、前記ダイオード３６は制御トランジスタ４３のエ
ミッタ側からコレクタ側に逆向きの電流を流すためのも
のであり、したがって、制御トランジスタ４３がバイポ
ーラトランジスタ等、逆漏れ電流が流れる形式のトラン
ジスタによって構成されるときには必ずしもダイオード
３６は必要でなく、これを省略できる。このスイッチン
グ回路２３は制御信号ｅ、が正の電圧のとき後述の所定
期間ゲートを開いて第２図（ｈ）に示すパルス電圧ｅ１
゜を多倍圧回路４６に加える。

前記多倍圧回路４６は第１から第３の各ダイオード４７
．４８．４９と第１から第３の各コンデンサ５０゜５１
、５２とによって構成されている。前記第１のダイオー
ド４７のアノード側は前記制御トランジスタ４３のエミ
ッタ側に接続されており、同ダイオード４７のカソード
側は第２のダイオード４８のアノード側に、同ダイオー
ド４８のカソード側は第３のダイオード４９のアノード
側に接続されてダイオードの直列接続体が形成されてお
り、この第３のダイオード４９のカソード側は高圧コイ
ル１２の低圧側に接続されている。

また、第１のコンデンサ５０の一端側は前記制御トラン
ジスタ４３のエミッタと第１のダイオード４７のアノー
ド側との共通接続部に接続され、同コンデンサ５０の他
端側は第２のダイオード４８のカソード側と第３のダイ
オード４９のアノード側との接続部に接続されている。

そして、第２のコンデンサ５１の一端側は第１のダイオ
ード４７のカソードと第２のダイオード４８のアノード
との接続部に接続されており、また、第３のコンデンサ
５２の一端側は第３のダイオード４９のカソード側に接
続されており、これら、第２のコンデンサ５１と第３の
コンデンサ５２との他端側は共にＡＢＬ側に接続されて
いる。また、このＡＢＬ側にはダイオード５３のアノー
ド側が接続され、同ダイオード５３のカソード側は第１
のダイオード４７と第２のダイオード４８との接続部、
第２のダイオード４８と第３のダイオード４９との接続
部（第１図では第１のダイオード４７と第２のダイオー
ド４８との接続部）又は第３のダイオード４９のカソー
ドとＡＢＬとの接続部に接続される。

本実施例は上記のように構成されており、以下、高圧出
力電圧ＥＨの安定化作用について説明する。

ブラウン管１５の輝度を上げると、アノード１６に高圧
電流ＩＮが流れ、高圧発生部の内部インピーダンス等に
より、高圧出力電圧Ｅ、が降下し、これに伴い電圧検出
部９で検出される電圧ｅ６も低下する。この検出電圧ｅ
６が低下すると第２図（Ｃ）に示すように、同検出電圧
ｅ６が積分回路３１で作り出される三角波電圧ｅ、のビ
ーク位置よりも下方に下がるから、帰線期間のΔｔ１の
区間と帰線期間を越えたΔＬ２の区間で三角波電圧ｅ。

が検出電圧ｅｂを超える。第２図（Ｃ）ではＬ３〜Ｌ５
の期間で検出される検出電圧ｅ６よりもｔ７〜ｔ９の期
間で検出される検出電圧ｅ、の方が低下している場合が
示されており、検出電圧ｅ６、つまり高圧出力電圧Ｅ工
が低下すればするほどΔＬ（ただし、Δｔ＝ΔＬ、十△
ｔｚ）の区間が広くなり、差動増幅器２２から出力され
る制御信号ｅ７の正電圧の区間が広くなる（第２図（ｄ
））。

以下、制御信号ｅ７がスイッチング回路２３に加えられ
たときの回路動作を説明すると次のようになる。

まず、帰線期間Ｔｒのむ、〜Ｌ３の期間においては、三
角波電圧ｅ５よりも検出電圧ｅ６の方が大きいから、差
動増幅器２２は負の電圧ｅ７をドライブトランジスタ３
４のベースに印加する。この結果、ドライブトランジス
タ３４はカットオフとなり、同トランジスタ３４のコレ
クタ電圧ｅｓ　　（第２図（ｅ））は正電圧となる。こ
の結果、駆動電源４１からドライブトランス４２の一次
コイル４４に電流が流れず、同トランス４２はオフ動作
となり、これに伴い制御トランジスタ４３のベース電圧
ｅｑ　　（第２図（ｆ））は負となるので、制御トラン
ジスタ４３はカットオフしてゲートを閉じる。したがっ
て、加算電圧発生コイル２１から多倍圧回路４６に加算
電圧ｅ１゜（第２図（ｈ））は加えられない。

次に、帰線期間Ｔ、のむ、〜Ｌ４の区間では、三角波電
圧ｅ５よりも検出電圧ｅ６の方が小さいから、差動増幅
器２２は正の電圧ｅ、をドライブトランジスタ３４のベ
ースに加える。この結果、同トランジスタ３４はオン動
作し、駆動電源４１から一次コイル４４に電流が流れる
。そして、二次コイル４５を介して制御トランジスタ４
３のベースに正のパルスｅ９が印加され、同トランジス
タ４３はオン状態となる。このとき、加算電圧発生コイ
ル２１の出力端には１０００　Ｖ前後のフライバックパ
ルスｅ＋　　（第２図（ｇ））が発生しており、この加
算電圧ｅ、が出力タップ２４から制御トランジスタ４３
のコレクタに印加されている。

したがって、このＬ３〜ｔ４の区間（△Ｌ１の区間）で
トランジスタ４３がオンしてゲートを開くから、ｅｌの
その区間の波形部分の電圧ｅｔａ（第２図（ｈ））が同
トランジスタ４３のゲートを通ってエミッタ側から多倍
圧回路４６に加えられる。

次に、ｔ４〜Ｌ、の区間では前記り、〜Ｌ４の区間の場
合と同様にｅｓ　＞ｅ６の関係が成り立ち、制御トラン
ジスタ４３のベースに正のパルスｅ。

が印加されるが、このＬ４〜Ｌ５の区間は走査期間に入
っているため、同トランジスタ４３のコレクタ側は加算
電圧ｅ１の負の電圧成分ＥＮが印加され、同トランジス
タ４３はオフとなりゲートを閉じる。したがって、同ト
ランジスタ４３のエミッタ側から多倍圧回路４６に加え
られる電圧ｅｌＯは零となる。

次に、ｔ、〜Ｌ、の区間ではｅ、、＞ｅ、の関係となり
、ドライブトランジスタ３４および制御トランジスタ４
３はカットオフとなり、同トランジスタ４３がゲートを
閉じるから、多倍圧回路４６に加えられる電圧ｅｌｏは
零となる。

以上のように、スイッチング回路２３は帰線期間内で制
御信号ｅ、が正の電圧となる位置から帰線期間の終点の
位置までのΔ１．の区間でのみゲートを開き、加算電圧
ｅ、のその区間の波形部分の電圧ｅ、。を多倍圧回路４
６に加えるのである。この場合、高圧出力電圧Ｅ□が低
くなればそれだけΔＬ、の幅が大きくなり、ゲートを開
いている時間も長くなるから、スイッチング回路２３か
ら多倍圧回路４６に加えられる電圧ｅ１゜も大きくなる
。

多倍圧回路４６はスイッチング回路２３から加えられる
電圧ｅｌｏを次のように昇圧してフライバックトランス
２の高圧コイル１２に加える。この昇圧動作を、第１図
の回路を抜き出して示されている等測的な第３図〜第５
図に基づいて説明すると、まず、帰線期間Ｔｒにおいて
、第３図のａのルートで電流が流れ、第２のコンデンサ
５１にＥＩＧの電圧が充電される（Ｅｌ、は電圧ｅｌＯ
のピークの電圧値である）。次に走査期間においては、
第４図に示すｂのルートで電流が流れ、第１のコンデン
サ５０にＥｌ。十Ｅ、の電圧が充電される。このＥ、の
電圧は加算電圧ｅ１の波形の負の成分の電圧である。次
に再び帰線期間になると、第３図のＣのルートで電流が
流れ、第３のコンデンサ５２にはＥｌｏの電圧と第１の
コンデンサ５０の電圧との加算電圧に相当する電圧が充
電される。このような昇圧動作の繰り返しにより最終的
に第３のコンデンサ５２には２（Ｅ、。十ＥＮ）の電圧
が充電され、この電圧が高圧コイル１２に加えられる。

つまり、第１図の回路で、多倍圧回路４６は２倍圧回路
として機能している（ＥＮはＥＩＯに較べ十分に小さい
ので無視してよい）。

なお、制御トランジスタ４３のカットオフ時には第５図
に示すようなルートで高圧電流Ｉ□が流れる。

ところで、回路動作に際し、高圧出力電圧Ｅｌが補正範
囲を越えて大きくなった場合にも高圧出力電流を流す必
要がある場合があり、本実施例では、アノードをＡＢＬ
側に、カソードを第１のダイオード４７のカソードと第
２のダイオード４８のアノードの接続部にそれぞれ接続
するダイオード５３を配置することで、その目的を達成
している。

上記のように、本実施例によれば、高圧出力電圧Ｅ、の
降下量に対応してスイッチング回路２３のゲートを開く
時間ΔＬ、を制御しているから、Ｅ□の降下量が大きけ
ればそれだけゲートを開いている時間も長くなるので、
そのＥ、に加算される電圧ｅ１゜も大きくなり、Ｅ、を
一定化する方向に回路が動作する。

一方、スイッチング回路２３のスイッチ動作は制御トラ
ンジスタ４３のオン・オフ動作によって行われるが、オ
フ動作はペース側に動作電圧ｅ９が印加されていても走
査期間に突入することで自動的にオフ動作となるので、
スイッチングのオフ作用に関するかぎり、トランジスタ
４３の立ち下がり性能の良否は無関係となる。したがっ
て、同トランジスタ４３の性能としてはオン動作の立ち
上がり性能のみを考慮すればよく、立ち下がり性能の悪
いトランジスタを使用しても良好なスイッチング動作を
行い得る。さらに、制御トランジスタ４３に加える電圧
ｅ、をドライブトランス４２で昇圧して加えているから
、制御トランジスタ４３の耐圧を超耐圧のものにしなく
てもよく、いわゆるｖ　ｃｍｏ規格上、約１５００　Ｖ
程度の耐圧を存する製品で十分目的を達成でき、使用す
るトランジスタ４３のコスト低減とトランジスタ形状の
小型化を図ることが可能となる。

なお、本発明は上記実施例に限定されることはなく、様
々な実施の態様を採り得る。例えば、第１図に示す回路
中、固定抵抗器２９，３０．３８やスイッチング回路２
３中のスナバ回路を必要に応じ省略してもよい。

また、本実施例では多倍圧回路４６として２倍圧回路を
用いているが、これを３倍圧、４倍圧等、異なる倍圧の
回路によって構成してもよく、場合によっては、この多
倍圧回路４６を省略することもできる。

また、第１図の回路で、高圧コイル１２を多層の積層巻
きにしてもよ（、このときは、第６図に示すように、各
層のコイル間にダイオード１７を介設することになる。

さらに、上記実施例では電圧検出部９は高圧出力電圧Ｅ
、を直接取り出して検出電圧ｅ６を得ているが、高圧出
力電流を取り出して間接的に検出電圧ｅ６を得るように
してもよい。この場合は、取り出した高圧出力電流をＡ
ＢＬ側から抵抗器を介して差動増幅器２２に導入するこ
とになり、多少の回路変更が必要になる。

〔発明の効果〕

本発明は以上説明したように、高圧電流Ｉ□が流れるこ
とによる高圧出力電圧Ｅ　Ｉ＋の降下を、その降下分に
対応したパルス幅を持った制御電流でゲートを開き、加
算電圧を高圧出力コイルに加えるものであるから、電圧
降下分に相当する加算電圧が高圧コイルに補充されるこ
ととなり、これにより高圧出力電圧の安定化が図れ、画
面の歪みを効果的に防止することができ、さらに、高圧
発生回路の出力インピーダンスを極めて小さくすること
ができるので、画質の高精細化の要求に十分応え得るも
のとなる。

また、高圧出力電圧の制御をフライバックトランスの高
圧側（二次側）で行っているため、偏向コイルの電圧変
動等に悪影響をおよぼすこともなく、したがって、画面
が劣化することもない。

さらに、本発明は少ない回路構成で帰線期間内でのパル
ス幅制御ができ、しかも、このパルス幅制御を帰線期間
内で行うものであるからスイッチング回路のスイッチノ
イズが画面に現れる心配もなく、そのうえ、スイッチ制
御のため使用するトランジスタの発熱も少なくできる。

さらに、本発明では、加算電圧発生コイルと、基準電圧
発生回路に使用される制御電圧発生コイルとをフライバ
ックトランスのコアに巻装して設けることができるから
、このコアを境界として回路全体をホット側とコールド
側に交流的に絶縁することが容易となる。

さらに、スイッチング回路を制御トランジスタを用いて
構成することが可能であり、この場合はカットオフスピ
ードの遅いトランジスタを使用してもパルス幅制御の性
能が劣ることがな（、したがって結果的にコストの安い
トランジスタを用いることが可能となり経済上、有利で
ある。また、この制御トランジスタのベース側をドライ
ブトランスを用いて降圧することにより、いわゆるＶＣ
！１０規格でトランジスタを動作でき、トランジスタの
耐圧の点でも有利となる。

さらに、本発明のスイッチング回路のアースを必ずしも
ＡＢＬ側のラインとする必要がないので、回路設計の自
由度を大きくすることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す回路の各部の波形図、第３図乃至第５図は回路
動作の説明図、第６図は従来の高圧発生回路を示す回路
図、第７図は積層タイプの高圧コイルを用いたフライバ
ックトランスの半断面図、第８図は第７図に示す高圧コ
イルの結線図、第９図はブラウン管のアノードに加える
高圧出力電圧Ｅ、と高圧電流Ｉ８との関係を高圧コイル
が積Ｎ巻きの場合とセクション巻きの場合とで比較した
特性比較図、第１Ｏ図は高圧出力電流！、の分流手段が
設けられている第６図の回路の高圧出力電圧Ｅ、と高圧
電流１．との関係を示す特性図である。 ■・・・水平偏向出力回路、２・・・フライバックトラ
ンス、３・・・基準電圧発生回路、４・・・水平出力ト
ランジスタ、５・・・ダンパーダイオード、６・・・共
振コンデンサ、７・・・水平偏向コイル、８・・・３字
補正コンデンサ、９・・・電圧検出部、１０・・・コア
、１１・・・低圧コイル、１２・・・高圧コイル、１３
・・・人力電源、１４・・・高圧整流ダイオード、１５
・・・ブラウン管、１６・・・アノード、１７・・・ダ
イオード、１８・・・固定抵抗器、１９・・・入力タッ
プ、２０・・・可変抵抗器、２１・・・加算電圧発生コ
イル、２２・・・差動増幅器、２３・・・スイッチング
回路、２４・・・出力タップ、２５・・・制御電圧発生
コイル、２６・・・整流器、２７・・・矩形波出力回路
、２Ｂ、２９．３０・・・固定抵抗器、３１・・・積分
回路、３２・・・増幅器、３３・・・クリップ回路、３
４・・・ドライブトランジスタ、３５．３６・・・ダイ
オード、３７．３８・・・抵抗器、４０・・・コンデン
サ、４１・・・駆動電源、４２・・・ドライブトランス
、４３・・・制御トランジスタ、４４・・・−次コイル
、４５・・・二次コイル、４６・・・多倍圧回路、４７
・・・第１のダイオード、４８・・・第２のダイオード
、４９・・・第３のダイオード、５０・・・第１のコン
デンサ、５１・・・第２のコンデンサ、５２・・・第３
のコンデンサ、５３・・・ダイオード。

Claims (3)

【特許請求の範囲】
1. （１）水平偏向出力回路から加えられるフライバックパ
   ルスをフライバックトランスで昇圧し、高圧出力電圧を
   同トランスを構成する高圧コイルの高圧側からブラウン
   管のアノードに加える高圧発生回路において、フライバ
   ックトランスのコアに巻装され加算電圧を発生する加算
   電圧発生コイルと、帰線期間のほぼ始点位置を零とし帰
   線期間のほぼ終点の位置をピーク値とする一定波形の三
   角波電圧を発生させる基準電圧発生回路と、高圧出力電
   圧の変化を該高圧出力電圧又は高圧出力電流を取り出し
   て検出する電圧検出部と、この電圧検出部が検出した検
   出電圧と前記基準電圧発生回路の三角波電圧とを比較し
   該三角波電圧が前記検出電圧を越える区間でのみ矩形の
   制御信号を出力する差動増幅器と、この差動増幅器から
   加えられる制御信号のうち矩形の立上り位置から帰線期
   間の終点までの区間でゲートを開き前記加算電圧発生コ
   イルで発生した加算電圧をフライバックトランスの高圧
   コイルに加え、それ以外の区間ではゲートを閉じて加算
   電圧が高圧コイルに加わるのを阻止するスイッチング回
   路と、を有することを特徴とする高圧発生回路。
2. （２）基準電圧発生回路は、フライバックトランスのコ
   アに巻装され制御電圧を発生する制御電圧発生コイルと
   、この制御電圧発生コイルで発生した制御電圧を整流す
   る整流器と、この整流器によって整流された電圧を増幅
   し帰線期間とほぼ同一幅の矩形パルス電圧を出力する矩
   形波出力回路と、この矩形波出力回路から出力された矩
   形パルス電圧を帰線期間で積分し帰線期間の始点位置を
   零とし帰線期間の終点の位置でピーク値となる一定波形
   の三角波を作り出す積分回路と、によって構成されてい
   ることを特徴とする特許請求の範囲第１項記載の高圧発
   生回路。
3. （３）スイッチング回路は、ベース側が差動増幅器の出
   力端に接続されているドライブトランジスタと、コレク
   タ側が加算電圧発生コイルの出力端に接続されている制
   御トランジスタと、前記ドライブトランジスタの駆動出
   力を降圧して制御トランジスタに加えるドライブトラン
   スとを有し、該ドライブトランスの一次コイルの一端側
   はドライブトランジスタのコレクタ側に、同一次コイル
   の他端側は駆動電源を介してドライブトランジスタのエ
   ミッタ側にそれぞれ接続され、また、ドライブトランス
   の二次コイルの一端側は制御トランジスタのエミッタ側
   に、同二次コイルの他端側は制御トランジスタのベース
   側にそれぞれ接続されていることを特徴とする特許請求
   の範囲第１項又は第２項記載の高圧発生回路。