JPH01194363A - Thin-film semiconductor device - Google Patents

Thin-film semiconductor device

Info

Publication number
JPH01194363A
JPH01194363A JP1935788A JP1935788A JPH01194363A JP H01194363 A JPH01194363 A JP H01194363A JP 1935788 A JP1935788 A JP 1935788A JP 1935788 A JP1935788 A JP 1935788A JP H01194363 A JPH01194363 A JP H01194363A
Authority
JP
Japan
Prior art keywords
insulating layer
silicon
transistor
amount
spin density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1935788A
Other languages
Japanese (ja)
Other versions
JP2728880B2 (en
Inventor
Yasunori Shimada
島田 康憲
Masaya Okamoto
昌也 岡本
Hirohisa Tanaka
田仲 広久
Mikio Katayama
幹雄 片山
Hiroshi Morimoto
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63019357A priority Critical patent/JP2728880B2/en
Publication of JPH01194363A publication Critical patent/JPH01194363A/en
Application granted granted Critical
Publication of JP2728880B2 publication Critical patent/JP2728880B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To enable a threshold voltage in a thin-film semiconductor device to be prevented from changing by making specific the spin density of the silicon atom Si or the amount of bonding of the hydrogen atom H in a silicon nitride of an insulating layer. CONSTITUTION:A silicon nitride film SiNx whose spin density of the silicon atom Si is less than 3X10<17>[cm<-3>], is obtained when the flow ratio of monosilane SiH4/ammonia NH3 is near 0.25. To make the amount of bonding of the hydrogen atom H in an insulating layer 5 less than 2X10<21>[cm<-3>], a high-frequency power of about 300-600W should be used. In this way, in manufacturing a transistor 1, the spin density of the silicon nitride SiNx forming an insulating layer 5 which serves as a gate insulating film can be made less than the spin density of the silicon atom Si of not 2X10<16>X3X10<17>[cm<-3>]. Or, the amount of the hydrogen atom H bonding with the silicon atom Si can be made less than 3X10<21>[cm<-3>], thereby reducing the variation of a threshold voltage as small as possible.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、薄膜技術によって製造されるトランジスタな
どの薄膜半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to thin film semiconductor devices such as transistors manufactured by thin film technology.

従来の技術 各種半導体装置たとえばトランジスタなどは、ドーピン
グ技術、成長技術またエツチング技楯などの薄膜技術を
用いて製造されている。このような各種半導体装置では
、動作状態が切換わる閾値電圧V t hが予め定めら
れており、この閾値電圧V t hはgfIJ造された
半導体装置の物性的性質からコλ定される。従来の半導
体装置では、この閾値電圧V t hが使用時間の蓄積
に伴って変動し、このような半導体装置に対する重大な
信頼性低下をもたらしていた。
2. Description of the Related Art Various semiconductor devices, such as transistors, are manufactured using thin film techniques such as doping techniques, growth techniques, and etching techniques. In such various semiconductor devices, a threshold voltage V th at which the operating state is switched is determined in advance, and this threshold voltage V th is determined based on the physical properties of the semiconductor device manufactured by gfIJ. In conventional semiconductor devices, this threshold voltage V th fluctuates as usage time accumulates, resulting in a serious decrease in reliability of such semiconductor devices.

このように閾値電圧V t hが変動する原因としては
、トランジスタにおいてはゲート絶縁膜の膜中あるいは
ゲート絶縁膜と半導体層との界面への電子または正孔の
注入が想定されている。また暗状態下での使用では閾値
電圧Vttムが変動しない8iMのアモルファスシリコ
ン薄膜トランジスタであっても、比較的強度の光を照射
した状態でゲート電極とソース電極との間に電圧を印加
すると、前記閾値電圧値vthが変動することが知られ
ている。
The reason why the threshold voltage V th fluctuates in this manner is assumed to be injection of electrons or holes into the gate insulating film or into the interface between the gate insulating film and the semiconductor layer in the transistor. Furthermore, even with an 8iM amorphous silicon thin film transistor whose threshold voltage Vtt does not change when used in a dark state, if a voltage is applied between the gate electrode and the source electrode while irradiated with relatively strong light, the It is known that the threshold voltage value vth varies.

第1図は、典型的なアモルファスシリコンryt膜トラ
ンジスタ(以下、トランジスタと略す)1の構造を示す
断面図である。トランジスタ1はたとえばホウケイ酸ガ
ラスなどの電気絶縁性を有する基板2上に、タンタルT
aでゲート電w13を多段形成する。該ゲート電f!3
の表面を陽極酸化法などによって酸化して酸化タンタル
TaOxから成る絶縁層4を形成し、この絶縁層4上に
窒化シリコンSiNxから成る絶縁層5を形成する。ず
なわちゲート電極3に関する絶縁層6は、絶縁層4゜5
から成る2層構造となっている。
FIG. 1 is a cross-sectional view showing the structure of a typical amorphous silicon ryt film transistor (hereinafter abbreviated as transistor) 1. As shown in FIG. A transistor 1 is made of tantalum T on an electrically insulating substrate 2 such as borosilicate glass.
In step a, gate electrodes w13 are formed in multiple stages. The gate electric f! 3
An insulating layer 4 made of tantalum oxide TaOx is formed by oxidizing the surface by anodizing or the like, and an insulating layer 5 made of silicon nitride SiNx is formed on this insulating layer 4. That is, the insulating layer 6 related to the gate electrode 3 is the insulating layer 4°5.
It has a two-layer structure consisting of.

絶縁層6上には、真性アモルファスシリコンa−Stか
ら成る半導体層7が形成され、半導体層7上に、前記窒
化シリコンから成るエツチング停止層8、n6型アモル
ファスシリコンa−St(no)から成る第2半導体W
19、およびチタンT1から成る電極層が形成される。
A semiconductor layer 7 made of intrinsic amorphous silicon a-St is formed on the insulating layer 6, and an etching stop layer 8 made of silicon nitride and an etching stop layer 8 made of n6 type amorphous silicon a-St (no) are formed on the semiconductor layer 7. Second semiconductor W
19, and an electrode layer made of titanium T1 is formed.

このような構成において、エツチング停止M8付近から
エツチングを行い、ソース電極10およびドレイン電極
11を形成する。
In such a structure, etching is performed from near the etching stop M8 to form the source electrode 10 and the drain electrode 11.

従来では前記絶縁層5を構成する窒化シリコンSiNx
層は、モノシランSIH,/アンモニアN H、の流量
比を0.5とした原料ガス1503CCM (標準流量
)に希釈用の窒素NNa300SCCを加えた状態で、
圧力を100Paにして高周波電力200Wを加え、プ
ラズマ放電を行って形成していた。前記高周波電力を2
00 Wにしているのは、この高周波電力をむやみに増
大すると、前記基板2上において形成される絶縁層5の
膜厚が不均一になったり、あるいはプラズマの異常放電
が発生するためであった。このようにして形成される絶
縁N5におけるシリコンSSのスピン密度は、10 ”
[c m−3]程度であり、シリコンSiと結合してい
る水素Hの量は3.5×1016[crn−3]である
Conventionally, silicon nitride SiNx constituting the insulating layer 5 has been used.
The layer was formed by adding 300 SCC of nitrogen NNa for dilution to a raw material gas of 1503 CCM (standard flow rate) with a flow rate ratio of monosilane SIH/ammonia NH of 0.5.
The pressure was set to 100 Pa, high frequency power of 200 W was applied, and plasma discharge was performed. The high frequency power is 2
The reason for setting the power to 00 W is that if the high frequency power is increased unnecessarily, the thickness of the insulating layer 5 formed on the substrate 2 will become uneven, or abnormal discharge of plasma will occur. . The spin density of silicon SS in the insulation N5 formed in this way is 10"
[cm-3], and the amount of hydrogen H bonded to silicon Si is 3.5×1016 [crn-3].

このようにして得られた従来技術のトランジスタ1の特
性を第7図および第8図に示す、第7[2Iのライン1
1は、第1図示のトランジスタ1においてソース・ドレ
イン間電圧をたとえば10■に固定して、ゲート電圧を
一20Vから+20Vまで変化させたときのトランジス
タ1におけるドレイン電流I dの変化の状態を示して
いる。このような基本的な特性を有するトランジスタ1
において、ゲート電極3およびソース電極10問に電圧
を加えて使用することにより、前記絶縁層6中、または
絶縁M6と半導体層7どの界面に電子や正孔が注入され
、ゲート電圧がプラス側に変位してライン12で示され
るようになったり、あるいはマイナス側に変位してライ
ン13で示される特性になる。このような特性の変化は
前述したように、トランジスタ1に比較的強度の光を照
射することによってさらに顕著となる。
The characteristics of the conventional transistor 1 obtained in this way are shown in FIGS.
1 shows the state of change in the drain current I d in the transistor 1 shown in the first diagram when the source-drain voltage in the transistor 1 is fixed to, for example, 10 cm and the gate voltage is changed from -20 V to +20 V. ing. Transistor 1 with these basic characteristics
By applying a voltage to the gate electrode 3 and the 10 source electrodes, electrons and holes are injected into the insulating layer 6 or at the interface between the insulating layer M6 and the semiconductor layer 7, and the gate voltage becomes positive. It is displaced and becomes the characteristic shown by line 12, or it is displaced to the negative side and becomes the characteristic shown by line 13. As described above, such changes in characteristics become more noticeable when the transistor 1 is irradiated with relatively intense light.

第8図は、前記ドレイン電流1dの平方根をとって示し
たグラフである。第8図においてライン14、l 5.
l 6は、第7図のラインI 1,12゜13に対応す
る。このように閾値電圧が変位することにより、トラン
ジスタのオン電流が減少し、またはオフ電流が増加して
特性が不良となってしまう。
FIG. 8 is a graph showing the square root of the drain current 1d. In FIG. 8, line 14, l5.
l 6 corresponds to line I 1,12°13 in FIG. Such a shift in the threshold voltage causes the on-state current of the transistor to decrease or the off-state current to increase, resulting in poor characteristics.

発明が解決しようとする課題 本発明の目的は、上述の技術的課題を解決し、FIB半
導体装置における閾値電圧の変化を防止し。
Problems to be Solved by the Invention An object of the present invention is to solve the above-mentioned technical problems and prevent changes in threshold voltage in an FIB semiconductor device.

信頼性の高いti膜半導体装置を提供することである。An object of the present invention is to provide a highly reliable Ti film semiconductor device.

課題を解決するための手段 本発明は、第1導電体層と絶縁層と半導体層と第2導電
体層とが積層された薄膜半導体装置において。
Means for Solving the Problems The present invention provides a thin film semiconductor device in which a first conductor layer, an insulating layer, a semiconductor layer, and a second conductor layer are laminated.

絶縁層は窒化シリコン(SiNx)から成り、窒化シリ
コンにおけるシリコン原子SLのスピン密度を2×10
目〜3x 10”[cm−”]の範囲となすか、もしく
はシリコン原子Stに対する水素原子!1の結合量を2
×1016[cm−り]以下となすようにしたことを特
徴とする薄膜半導体装置である。
The insulating layer is made of silicon nitride (SiNx), and the spin density of silicon atoms SL in silicon nitride is set to 2×10
~3x 10"[cm-"] range, or a hydrogen atom for a silicon atom St! The binding amount of 1 is 2
This is a thin film semiconductor device characterized in that the thickness is less than ×1016 [cm-ri].

作  用 本発明に従えば、riWA半導体装置を構成するに当た
って、第1導電体層と絶縁層と半導体層と第2導電体層
とを積層して構成する。このとき、絶&I JFIは窒
化シリコンSiNxがら成り、窒化シリコンにおけるシ
リコン原子SSのスピン密度を2X I Q目〜3x 
10′′[cm″3]ノ範囲となスカ、むしくけシリコ
ン原子SLに対する水素原子11の結合1を2×101
6[cm−3]以下となすようにしたことにより、閾値
電圧の変動が可及的に小さく抑えられる。
Function According to the present invention, in constructing an riWA semiconductor device, a first conductor layer, an insulating layer, a semiconductor layer, and a second conductor layer are laminated. At this time, the absolute &I JFI is made of silicon nitride SiNx, and the spin density of silicon atoms SS in silicon nitride is 2X I Q~3x
In the range of 10''[cm''3], the bond 1 of the hydrogen atom 11 to the silicon atom SL is 2×101
By setting it to 6 [cm-3] or less, fluctuations in the threshold voltage can be suppressed as small as possible.

実施例 第1図は、従来技術の項でも9照して説明した薄膜トラ
ンジスタ(以下、トランジスタと略す)1の断面図であ
る0本発明は、トランジスタを含むrilA半導体装置
を構成する絶縁層の材質に関する発明であり、したがっ
て本発明の一実施倒としてトランジスタ1を想定して説
明するにあたり、構造は従来から用いられている典型的
なトランジスタ1の構成と同様であり、本実施例におい
ても第1図示のトランジスタ1を参照して説明する。
Embodiment FIG. 1 is a cross-sectional view of a thin film transistor (hereinafter abbreviated as transistor) 1, which was explained with reference to the prior art section. Therefore, in explaining the transistor 1 as an embodiment of the present invention, the structure is similar to that of a typical transistor 1 that has been used conventionally, and in this embodiment as well, the first This will be explained with reference to the illustrated transistor 1.

したがってトランジスタ1の材質および製造工程に関す
る基本的な説明は、前述の従来技術の項と同様である。
Therefore, the basic explanation regarding the material and manufacturing process of the transistor 1 is the same as in the prior art section described above.

本実施例における特徴は、絶縁層5を製造するにあたり
、プラズマCVD法(化学的気相成長法)に基づいて製
造されるけれども、その製造条件を下記のように選んだ
ことである。すなわちモノシラン5to4./アンモニ
アNH*の流量比を0゜5とした原料ガス1503CC
Mに希釈用の窒素N、800SCCMを加えた状態で圧
力を100P aで一定とし、基板2を350℃に加熱
した状態で高周波電力600Wを加え、プラズマ放電を
行って製造する。このような製造工程により、絶縁Fr
!J5を構成する窒化シリコンSiNxにおいて、シリ
コン原子Stに結合している水素原子Hの量が2×10
16[cm−”]以下となるようにすることができる。
The feature of this embodiment is that the insulating layer 5 is manufactured based on the plasma CVD method (chemical vapor deposition method), and the manufacturing conditions are selected as follows. That is, monosilane 5 to 4. /Ammonia NH* raw material gas 1503CC with a flow rate ratio of 0°5
Manufacturing is performed by adding nitrogen N for dilution and 800 SCCM to M, keeping the pressure constant at 100 Pa, and heating the substrate 2 to 350° C., applying high frequency power of 600 W, and performing plasma discharge. Through this manufacturing process, insulation Fr.
! In silicon nitride SiNx constituting J5, the amount of hydrogen atoms H bonded to silicon atoms St is 2×10
It can be set to 16 [cm-''] or less.

従来技術のこのような絶縁7115のvJ造工程では、
高周波電力は200W程度であった。従来高周波電力を
増大できなかったのは、プラズマ放電を伴うプラズマC
VD装置内で、基板2を保持するホルダの材質および構
造が比較的熱に弱く、たとえばホルダの反りなどの変形
が生じていたからである。このような変形が生じると、
形成される絶縁層5の層厚が不均一になるなどの不具会
が生じていた0本件発明を実現するにあたって、本件発
明者はこの基板2のホルダの材質を比較的耐熱性を有す
る付着に変更し、かつ加熱されても反りなどの変形を生
じにくい構造とすることにより、印加される高周波電力
を増大できるようにした。
In the prior art vJ manufacturing process of such insulation 7115,
The high frequency power was about 200W. Conventionally, it was not possible to increase high-frequency power due to plasma C accompanied by plasma discharge.
This is because the material and structure of the holder that holds the substrate 2 in the VD apparatus is relatively weak against heat, and the holder may be deformed, such as warping, for example. When such a deformation occurs,
In realizing the present invention, the inventor of the present invention used a relatively heat-resistant adhesive material for the holder of the substrate 2. By changing the structure and creating a structure that does not easily cause deformation such as warping even when heated, it is possible to increase the applied high-frequency power.

このようにして製造されたトランジスタ1の静特性を、
第2図のライン17に示す、ライン17はトランジスタ
1においてソース電極10およびドレイン電極11の間
の電圧をIOVに固定し、ゲート電圧を一20Vから+
20Vまで変化させたときのトレイン電流1dの変化の
状態を示している。また第3図に絶縁層5におけるシリ
コン原子Siに結合している水素原子Hの結合量の、前
記高周波電力に対する依存性を示す、前述したように絶
縁N5における水素原子Hの結合量を2×10 ” [
c rn−3]以下にすることは本発明の眼目であり、
そのような条件は高周波電力においては約300W以上
の高周波電力、より好ましくは約400W〜600W程
度の高周波電力を用いることによって得られることが理
解される。
The static characteristics of the transistor 1 manufactured in this way are as follows:
Line 17, shown as line 17 in FIG.
It shows how the train current 1d changes when it is changed up to 20V. Furthermore, FIG. 3 shows the dependence of the bonding amount of hydrogen atoms H bonded to silicon atoms Si in the insulating layer 5 on the high frequency power.As mentioned above, the bonding amount of hydrogen atoms H in the insulating layer N5 is 10” [
crn-3] or less is an object of the present invention,
It is understood that such conditions can be obtained by using a high frequency power of about 300 W or more, more preferably about 400 W to 600 W.

また本件発明者の実験によれば、水素原子Hの結合量を
上述の条件にしようとする場合、/モノシラン5ill
n/アンモニアN H、の流量比を0゜25とした原料
ガス150SCCMに、希釈用の窒素ガスN、800S
CCMを加えた状遡で圧力を100 P a チ一定と
して、基板2を350”Cに加熱し、高周波電力200
Wを加え、プラズマ放電を行って製造するようにしても
よい。
Furthermore, according to the experiments of the present inventor, when trying to set the bond amount of hydrogen atoms H to the above-mentioned conditions, /monosilane 5ill
Nitrogen gas N for dilution, 800S was added to the raw material gas 150SCCM with a flow rate ratio of n/ammonia NH at 0°25.
With CCM applied, the pressure was kept constant at 100 Pa, the substrate 2 was heated to 350"C, and high frequency power was applied at 200"C.
It may be manufactured by adding W and performing plasma discharge.

このような製造条件で?!遺された絶縁層5におけるシ
リコン原子Stのスピン密度と、前記原料ガスの流量比
との関係を第4図に示す1本発明の眼目の1つはこのシ
リコン原子Stのスピン密度を3×1016[cm−3
]“以下にすることであり、第4図によれば流量比が0
.25付近でシリコン原子Stのスピン密度が3X 1
0”[cm−コ] 以下の窒化シリコンSiNx膜が得
られることが判る。
Under these manufacturing conditions? ! The relationship between the spin density of silicon atoms St in the remaining insulating layer 5 and the flow rate ratio of the source gas is shown in FIG. [cm-3
] “The flow rate ratio is 0 according to Figure 4.
.. Around 25, the spin density of silicon atom St is 3X 1
It can be seen that a silicon nitride SiNx film having a thickness of 0" [cm-ko] or less can be obtained.

このようにして本実施例によればトランジスタ1を製造
するにあたって、ゲート絶縁膜となる絶縁層5を構成す
る窒化シリコンSiNxにおいて、シリコン原子Stの
スピン密度2×1016〜3×10”[cm−3]以下
にすることができ、あるいはシリコン原子81と結合し
ている水素原子Hの量が3×1016[cm−3]以下
にすることができる。
In this way, according to this embodiment, in manufacturing the transistor 1, the spin density of silicon atoms St is 2×10 16 to 3×10” [cm− 3] or less, or the amount of hydrogen atoms H bonded to the silicon atoms 81 can be less than 3×10 16 [cm −3 ].

第5図は、このようにして製造された本発明の一実施例
のトランジスタ1における前記シリコン原子Stのスピ
ン密度と、トランジスタ1における閾値電圧V t h
の変動量ΔV t hとの関係を示すグラフであり、ト
ランジスタ1に対してキセノンランプ光10万ルクスの
照射下において、ソース電極10およびゲート電極3間
に一15Vまたは+15Vの直流電圧を印加し、基板2
の温度を40℃として連続5時間エージングを行った後
の測定結果を示している。第5図に示されるように、ス
ピン密度が2xlO” 〜3xlO目[cm−3]の範
囲であれば、前記閾値電圧変動量Δvthが±IV以下
に抑えられていることが判る。
FIG. 5 shows the spin density of the silicon atom St in the transistor 1 of an embodiment of the present invention manufactured in this way and the threshold voltage V th in the transistor 1.
This is a graph showing the relationship between the amount of variation ΔV th and the transistor 1 under irradiation with xenon lamp light of 100,000 lux and applying a DC voltage of -15 V or +15 V between the source electrode 10 and the gate electrode 3. , substrate 2
The measurement results are shown after aging was performed continuously for 5 hours at a temperature of 40°C. As shown in FIG. 5, it can be seen that the threshold voltage fluctuation amount Δvth is suppressed to below ±IV when the spin density is in the range of 2xlO" to 3xlO" [cm-3].

また第6図は、前記絶縁M5におけるシリコン原子St
に対する水素原子Hの結合量と、閾値電圧変動量ΔV 
t hとの関係を示すグラフである。
FIG. 6 also shows silicon atoms St in the insulation M5.
The amount of bonding of hydrogen atoms H and the amount of threshold voltage fluctuation ΔV
It is a graph showing the relationship with th.

第6図に示されるように、水素原子Hの結き量を3×1
016[crn−3]以下にした場合!::も、E値電
圧変動址ΔV L I−+は±1V以下に抑えられてい
ることが判る。
As shown in Figure 6, the amount of bonding of hydrogen atoms H is 3×1
If it is less than 016 [crn-3]! :: It can also be seen that the E value voltage fluctuation ΔV LI−+ is suppressed to ±1V or less.

このように本実施例によれば、絶縁層5を構成する窒化
シリコンSiNxにおけるシリコン原子Siのスピン密
度を2×10目〜3×10口[Crn−3]の範囲とし
、あるいはシリコン原子Stと結なした水素原子Hの量
を3×1016[crn−3]以下とした。これにより
閾値電圧変動量ΔV t hを可及的に小さく抑えるこ
とができる。これにより高品質のトランジスタ1を提供
できることになる。
As described above, according to this embodiment, the spin density of the silicon atoms Si in the silicon nitride SiNx constituting the insulating layer 5 is set in the range of 2×10 to 3×10 [Crn-3], or the spin density of the silicon atoms The amount of bonded hydrogen atoms H was set to 3×10 16 [crn-3] or less. Thereby, the threshold voltage fluctuation amount ΔV th can be suppressed as small as possible. This makes it possible to provide a high quality transistor 1.

前述の実施例では、1膜半導体装置をトランジスタ1と
して説明したけれども、本発明はこのような構成のトラ
ンジスタ1に限定されるものではなく、−最に窒化シリ
コンSiNxがら成る絶縁層との積層体を含む半導体装
置に対して広範囲に利用できるものであり、その構成例
を限定するものではない。
Although the single-film semiconductor device was described as the transistor 1 in the above-mentioned embodiment, the present invention is not limited to the transistor 1 having such a structure; It can be used in a wide range of semiconductor devices including the following, and the configuration examples thereof are not limited.

また本発明の眼目は、半導体装置を構成する所定の絶縁
層が窒化シリコンSiNxから構成される場き、シリコ
ン原子Siのスピン密度やこれに結きする水素原子Hの
結き量を、予め定める範囲に設定することにより、所望
の特性の半導体装置を実現しようとするものであり、し
たがって前記スピン密度および水素原子結合量に間する
条件が満たされるならば、その製造方法は何ら限定され
るものではない。
Further, an object of the present invention is that when a predetermined insulating layer constituting a semiconductor device is made of silicon nitride SiNx, the spin density of silicon atoms Si and the amount of hydrogen atoms H bonded thereto are determined in advance. The purpose is to realize a semiconductor device with desired characteristics by setting the above range, and therefore, as long as the conditions between the spin density and the amount of hydrogen atoms are satisfied, there are no limitations on the manufacturing method. isn't it.

発明の効果 以上のように本発明に従えば、半導体装置の動作状態の
境界となる121fn電圧の経時的変化を可及的に低減
することができ、信頼性が格段に向上されたrI膜半導
体装誼を提供できる。
Effects of the Invention As described above, according to the present invention, it is possible to reduce as much as possible the temporal change in the 121fn voltage, which is the boundary between the operating states of a semiconductor device, and to produce an rI film semiconductor with significantly improved reliability. We can provide accessories.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例および従来例において用いら
れるトランジスタ1のtR3iを示す断面図、第2図は
トランジスタ1の靜特りを示すグラフ、第3図は本実施
例の材料から成るトランジスタ1における製造時の高周
波電力と水素原子Hのシリコン原子Siに対する結合量
との関係を示すグラフ、第4図は原料ガスの流旦比とシ
リコン原子Siのスピン密度との関係を示すグラフ、第
5図は本実施例のトランジスタ1におけるスピン密度と
I2!値電圧変動及Δvthとの関係を示すグラフ、第
6図は本実施例のトランジスタ1における水素原子■1
のシリコン原子SLに対する結キ量とr′Ag1電圧変
動量ΔV t hとの関係を示すグラフ、第7図および
第8図は従来技術で示した材料から成るトランジスタ1
の特性を示すグラフである。 1・・・トランジスタ、2・・・基板、3・・・ゲート
電極、4.5.6・・・絶縁層、7・・・半導体層、9
・・・第2導電体層、10・・・ソース電極、11・・
・ドレイン電臣代理人  弁理士 四教 圭一部 第1図 第2図 第 3 図               高M仮2力
第 4 図                、歌右力
゛ス(SiH4/NH3)の違fル スヒ゛ン畜戻 第5図 5i−H−合量 M6図 ケート電圧(V) 第 7 図 ・フ“−ト′ItFL(v) 第8図
Fig. 1 is a cross-sectional view showing tR3i of transistor 1 used in an embodiment of the present invention and a conventional example, Fig. 2 is a graph showing the quiet characteristics of transistor 1, and Fig. 3 is a graph made of the material of this embodiment. A graph showing the relationship between high-frequency power and the amount of bonding of hydrogen atoms H to silicon atoms Si during manufacture of the transistor 1; FIG. 4 is a graph showing the relationship between the flow rate ratio of the raw material gas and the spin density of the silicon atoms Si; FIG. 5 shows the spin density and I2! in transistor 1 of this embodiment. A graph showing the relationship between value voltage fluctuation and Δvth, FIG. 6 shows the hydrogen atom ■1 in the transistor 1 of this embodiment.
7 and 8 are graphs showing the relationship between the amount of bonding to the silicon atom SL and the amount of voltage variation ΔV t h in r'Ag1.
It is a graph showing the characteristics of. DESCRIPTION OF SYMBOLS 1... Transistor, 2... Substrate, 3... Gate electrode, 4.5.6... Insulating layer, 7... Semiconductor layer, 9
...Second conductor layer, 10...Source electrode, 11...
・Drane Denomi's agent Patent attorney Kei Shikyou Figure 1 Figure 2 Figure 3 High M provisional 2 power Figure 4, Difference between song right force (SiH4/NH3) -H-total M6 diagram Kate voltage (V) Figure 7 - Foot'ItFL (v) Figure 8

Claims (1)

【特許請求の範囲】[Claims]  第1導電体層と絶縁層と半導体層と第2導電体層とが
積層された薄膜半導体装置において、絶縁層は窒化シリ
コン(SiN_x)から成り、窒化シリコンにおけるシ
リコン原子Siのスピン密度を2×10^1^6〜3×
10^1^7[cm^−^3]の範囲となすか、もしく
はシリコン原子Siに対する水素原子Hの結合量を2×
10^2^1[cm^−^3]以下となすようにしたこ
とを特徴とする薄膜半導体装置
In a thin film semiconductor device in which a first conductor layer, an insulating layer, a semiconductor layer, and a second conductor layer are laminated, the insulating layer is made of silicon nitride (SiN_x), and the spin density of silicon atoms Si in silicon nitride is 10^1^6~3x
10^1^7 [cm^-^3] or increase the amount of bonding of hydrogen atom H to silicon atom Si by 2x
A thin film semiconductor device characterized in that the thickness is 10^2^1 [cm^-^3] or less.
JP63019357A 1988-01-28 1988-01-28 Thin film semiconductor device and method of manufacturing the same Expired - Lifetime JP2728880B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63019357A JP2728880B2 (en) 1988-01-28 1988-01-28 Thin film semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63019357A JP2728880B2 (en) 1988-01-28 1988-01-28 Thin film semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH01194363A true JPH01194363A (en) 1989-08-04
JP2728880B2 JP2728880B2 (en) 1998-03-18

Family

ID=11997124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63019357A Expired - Lifetime JP2728880B2 (en) 1988-01-28 1988-01-28 Thin film semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2728880B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029129A (en) * 1988-06-28 1990-01-12 Matsushita Electric Ind Co Ltd Semiconductor device
JP2015062223A (en) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 Semiconductor device
JP2020030419A (en) * 2012-08-23 2020-02-27 株式会社半導体エネルギー研究所 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262529A (en) * 1985-09-12 1987-03-19 Toppan Printing Co Ltd Forming method for silicon nitride film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262529A (en) * 1985-09-12 1987-03-19 Toppan Printing Co Ltd Forming method for silicon nitride film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029129A (en) * 1988-06-28 1990-01-12 Matsushita Electric Ind Co Ltd Semiconductor device
JP2020030419A (en) * 2012-08-23 2020-02-27 株式会社半導体エネルギー研究所 Display device
JP2015062223A (en) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 Semiconductor device
US10355136B2 (en) 2013-08-23 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2728880B2 (en) 1998-03-18

Similar Documents

Publication Publication Date Title
JP2542448B2 (en) Field effect transistor and method of manufacturing the same
US6458715B2 (en) Process of manufacturing semiconductor device
US4692344A (en) Method of forming a dielectric film and semiconductor device including said film
US20090261331A1 (en) Low temperature thin film transistor process, device property, and device stability improvement
TW465113B (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
JP2004165625A (en) Plasma method for manufacturing oxide thin film
KR101125904B1 (en) Thin film transistor and method for fabricating thin film transistor
EP1434275A4 (en) Thin film semiconductor device and method for fabricating the same
JPH01194363A (en) Thin-film semiconductor device
JP3606991B2 (en) Coating preparation method
JPH04245482A (en) Non-single crystal semiconductor device and manufacture thereof
JP3837938B2 (en) Method for manufacturing thin film semiconductor device
JPS63146436A (en) Manufacture of thin film transistor
JP4286738B2 (en) Method for manufacturing insulated gate field effect semiconductor device
JP2009512185A (en) Semiconductor SOI device
JPH05129286A (en) Silicon nitride film
JP3603611B2 (en) Method for manufacturing semiconductor device
JP3211302B2 (en) Silicon nitride film
JPH03165066A (en) Polycrystalline silicon thin film transistor and manufacture thereof
GB2179679A (en) Forming a dielectric film and semiconductor device including said film
JPH0656856B2 (en) Method for manufacturing semiconductor device
JPS5914672A (en) Manufacture of thin film transistor
JP3837937B2 (en) Method for manufacturing thin film semiconductor device
JP3278237B2 (en) Method for manufacturing thin film transistor
JP3245779B2 (en) Method for forming silicon nitride film

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11