JP4286738B2 - Method for manufacturing insulated gate field effect semiconductor device - Google Patents

Method for manufacturing insulated gate field effect semiconductor device Download PDF

Info

Publication number
JP4286738B2
JP4286738B2 JP2004206646A JP2004206646A JP4286738B2 JP 4286738 B2 JP4286738 B2 JP 4286738B2 JP 2004206646 A JP2004206646 A JP 2004206646A JP 2004206646 A JP2004206646 A JP 2004206646A JP 4286738 B2 JP4286738 B2 JP 4286738B2
Authority
JP
Japan
Prior art keywords
film
oxygen
voltage
insulating film
oxygen plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004206646A
Other languages
Japanese (ja)
Other versions
JP2005051228A (en
Inventor
達也 大堀
美智子 竹井
宏勇 張
博 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004206646A priority Critical patent/JP4286738B2/en
Publication of JP2005051228A publication Critical patent/JP2005051228A/en
Application granted granted Critical
Publication of JP4286738B2 publication Critical patent/JP4286738B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、絶縁基板上に形成される薄膜半導体又はシリコンウエハーを用いた絶縁ゲイト型電界効果半導体装置の作製方法に関する。   The present invention relates to a method for manufacturing an insulated gate field effect semiconductor device using a thin film semiconductor or a silicon wafer formed on an insulating substrate.

安価なガラス基板上に薄膜トランジスタを作製してアクティブマトリクス型液晶表示装置を作製する技術がある。   There is a technique for manufacturing an active matrix liquid crystal display device by manufacturing a thin film transistor over an inexpensive glass substrate.

アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれにTFTを配置して、各画素電極に出入りする電荷をTFTのスイッチング機能により制御するものである。   In an active matrix liquid crystal display device, a TFT is arranged in each of millions of pixels arranged in a matrix, and charges entering and exiting each pixel electrode are controlled by a switching function of the TFT.

画素部にマトリクス状に配置されたTFTはその動作具合が液晶表示となって視覚的に確認できる。たとえば、ノーマリーブラックの液晶表示の場合、TFTが動作しない箇所は白色表示の際に、黒点となって表れる。   The TFTs arranged in a matrix in the pixel portion can be visually confirmed by operating their liquid crystal display. For example, in the case of a normally black liquid crystal display, a portion where the TFT does not operate appears as a black dot during white display.

このように、TFTの動作不良は非常に外観を損ねるため、数百万個のTFTすべてに高い信頼性が要求される。   As described above, since the malfunction of the TFT greatly deteriorates the appearance, high reliability is required for all of the millions of TFTs.

ここで問題とされていることはゲート絶縁膜とその下に形成される半導体膜との間の界面での特性である。   What is at issue here is the characteristics at the interface between the gate insulating film and the semiconductor film formed thereunder.

これらの界面での電気的特性の悪さは、液晶表示装置における線欠陥を生じたり、ひいては表示装置における動作不良につながるためその特性の向上が求められている。   Since the poor electrical characteristics at these interfaces cause line defects in the liquid crystal display device and eventually lead to malfunctions in the display device, improvement of the characteristics is required.

また結晶性珪素膜を用いたTFTは、チャネル形成領域を構成する結晶性珪素膜が真性の場合、一般的にそのしきい値は0Vよりやや負(−)側にシフトされ、立ち上がり開始電圧が、Nチャネル型の場合、−2〜−4Vぐらいになる傾向がある。その結果、ノーマリオン状態(ゲイト電圧が0Vであっても、ONとなる状態)の傾向が著しくなる。   In the case of a TFT using a crystalline silicon film, when the crystalline silicon film constituting the channel forming region is intrinsic, the threshold value is generally shifted slightly from 0 V to the negative (−) side, and the rising start voltage is increased. In the case of the N-channel type, it tends to be about −2 to −4V. As a result, the tendency of a normally-on state (a state in which the gate voltage is ON even when the gate voltage is 0V) becomes significant.

ノーマリオン状態になると、例えば、TFTをスイッチング素子として用いた場合、ゲイト電圧が0Vでも電流が流れてしまうため、スイッチをOFF状態にするためには、ゲイト電圧を常に正(+)側にバイアスにしておく必要が生じ、このTFTを使用して構成された回路は、消費電流が大きくなり、またバイアス電圧印加用の回路を設ける必要が生じるなどの問題が生じてしまう。   In the normally-on state, for example, when a TFT is used as a switching element, current flows even when the gate voltage is 0 V. Therefore, in order to turn the switch off, the gate voltage is always biased to the positive (+) side. Therefore, a circuit constituted by using this TFT has a problem that current consumption increases and a circuit for applying a bias voltage needs to be provided.

この問題を解決するために、従来は、Nチャネル型のTFTを作製する場合でも、チャネル形成領域を構成する結晶性珪素膜に対して、P型の不純物、例えば硼素をドープして、しきい値電圧を正(+)側にシフトさせる、しきい値制御が行われている。その結果、ノーマリオフ状態(ゲイト電圧が0Vのとき、OFFとなる状態)のTFTを作製することができる。しかし、しきい値制御を行うために、作製工程数が増加してしまい、製造コスト低下の妨げになっている。   In order to solve this problem, conventionally, even when an N-channel TFT is manufactured, a P-type impurity, for example, boron is doped into the crystalline silicon film constituting the channel formation region. Threshold control is performed to shift the value voltage to the positive (+) side. As a result, a normally-off TFT (a state in which the TFT is turned off when the gate voltage is 0 V) can be manufactured. However, since threshold control is performed, the number of manufacturing steps increases, which hinders a reduction in manufacturing cost.

本願発明はそれらの問題を解決し、ゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性を向上させることを第1の目的とし、さらにしきい値電圧を正の方向へシフトさせる制御を可能とすることを第2の目的としたものである。   The first object of the present invention is to solve these problems, improve the electrical characteristics at the interface between the gate insulating film and the semiconductor film formed thereunder, and further adjust the threshold voltage. The second object is to enable control to shift in the direction of.

本発明は上記の課題を解決するため以下の構成とした。
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成すること。
The present invention has the following configuration in order to solve the above problems.
In forming the insulating film, the surface to be formed is exposed to activated oxygen in advance, and then the insulating film is formed on the surface to be formed.

また薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成すること。   In forming a thin film transistor in the manufacturing process of the thin film transistor, the insulating film is formed on the semiconductor layer after the semiconductor layer is exposed to activated oxygen.

さらに薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されること。   Further, in the manufacturing process of the thin film transistor, the insulating film is formed using monosilane, dinitrogen monoxide, and oxygen as raw materials.

本発明では酸素を活性化させるため酸素を100〜300SCCMの流量で流し、高周波(13.56MHz)を50〜500Wの出力の範囲で印加する。
またプラズマCVDにかえて、LPCVD法、光CVD法、パルス波形を印加するプラズマCVD法等の気相法を用いることができる。
In the present invention, oxygen is flowed at a flow rate of 100 to 300 SCCM in order to activate oxygen, and a high frequency (13.56 MHz) is applied in a range of 50 to 500 W output.
Further, instead of plasma CVD, a gas phase method such as an LPCVD method, a photo CVD method, or a plasma CVD method applying a pulse waveform can be used.

絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、BTシフトも小さくなっており、界面状態を良好とすることが可能である。   When forming the insulating film, the surface to be formed is exposed to activated oxygen in advance, and then the insulating film is formed on the surface to be formed, so that the flat band voltage is higher than that when not exposed to activated oxygen. It can be seen that it is moving in the positive direction, the BT shift is also small, and the interface state can be made favorable.

薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、BTシフトも小さくなっており、界面状態を良好とすることが可能である。   In forming a thin film transistor, the insulating film is formed by exposing the semiconductor layer to activated oxygen and then forming the insulating film on the semiconductor layer so that the insulating film is flattened as compared with the case where the insulating film is not exposed to activated oxygen. It can be seen that the band voltage is moving in the positive direction, the BT shift is also small, and the interface state can be made favorable.

薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されることによりしきい値電圧が正方向へシフトさせることができ、しきい値電圧の制御が可能になった。   In the thin film transistor manufacturing process, the threshold voltage can be shifted in the positive direction because the insulating film is formed using monosilane, dinitrogen monoxide, and oxygen as raw materials, and the threshold voltage can be controlled. It was.

〔実施例1〕
本実施例は本発明がゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性に及ぼす効果を示したものである。
[Example 1]
This embodiment shows the effect of the present invention on the electrical characteristics at the interface between the gate insulating film and the semiconductor film formed thereunder.

まず、試料としてP型単結晶シリコンウエハー、抵抗率として2〜3Ωcmのものを使用し、その上にSiO膜(以下SiON膜と略記する)を形成する前に酸素をプラズマ状態にして前記P型単結晶シリコンウエハーの表面を清浄にした。 First, a P-type single crystal silicon wafer having a resistivity of 2 to 3 Ωcm is used as a sample, and oxygen is brought into a plasma state before forming a SiO x N y film (hereinafter abbreviated as SiON film) on the sample. The surface of the P-type single crystal silicon wafer was cleaned.

このシリコンウエハーの表面を酸素プラズマで処理する条件につき以下に記す。まず処理室内の圧力を0.1〜10torr本実施例では0.3torrに保持して、酸素を200SCCMの流量で流し、RFパワーを100W加えて酸素をプラズマ状態にした。このような方法によりシリコンウエハーの表面を酸素プラズマで処理した。この処理を30秒〜3分、本実施例では1分間行った。   The conditions for treating the surface of the silicon wafer with oxygen plasma will be described below. First, the pressure in the processing chamber was maintained at 0.1 to 10 Torr in this embodiment, oxygen was flowed at a flow rate of 200 SCCM, and 100 W of RF power was applied to bring oxygen into a plasma state. The surface of the silicon wafer was treated with oxygen plasma by such a method. This treatment was performed for 30 seconds to 3 minutes, and in this example, for 1 minute.

その後処理室内を10−4〜10−5torrの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
本実施例ではこの操作を3回繰り返して実施した。つまり前記した不純物を排出した後、再び処理室内を0.3torrに保持して、酸素を200SCCMの流量で流し、RFパワーを100W加えて酸素をプラズマ状態にし、1分間処理を行い、その後処理室内を10−4〜10−5torrの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。そして再び酸素プラズマにより処理をして、酸素プラズマ処理により生じた不純物を排出する。
Thereafter, the processing chamber is kept at a vacuum degree of 10 −4 to 10 −5 torr, and impurities generated by the oxygen plasma treatment are discharged.
In this example, this operation was repeated three times. That is, after the impurities are discharged, the inside of the processing chamber is again maintained at 0.3 torr, oxygen is supplied at a flow rate of 200 SCCM, RF power is applied to 100 W, oxygen is brought into a plasma state, processing is performed for one minute, and then processing chamber is processed. Is maintained at a vacuum of 10 −4 to 10 −5 torr, and impurities generated by the oxygen plasma treatment are discharged. Then, processing is again performed with oxygen plasma, and impurities generated by the oxygen plasma processing are discharged.

このように処理したシリコンウエハーの表面にSiON膜を100nmの厚さに形成した。
この時のSiON膜の成膜条件は次の通りである。
RFパワー 200W
ガス流量 SiH:10SCCM NO:200SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
A SiON film having a thickness of 100 nm was formed on the surface of the silicon wafer thus treated.
The deposition conditions for the SiON film at this time are as follows.
RF power 200W
Gas flow rate SiH 4 : 10 SCCM N 2 O: 200 SCCM
Gas pressure 0.3 torr
Deposition temperature 350 ° C to 400 ° C

このような条件によりシリコンウエハー上にSiON膜を100nmの厚さに形成した。
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてSiON膜上にも設けて測定用の試料を作製した。
Under such conditions, a SiON film having a thickness of 100 nm was formed on the silicon wafer.
Then, an aluminum electrode was provided in contact with the wafer on the silicon wafer by sputtering, and additionally provided on the SiON film to prepare a measurement sample.

そして本発明の効果を示すためC−V特性の測定を行った。その方法は先ず、1MHzの周波数、電圧−10V〜10Vまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−17Vの電圧を加えて窒素雰囲気中、温度150℃にて1時間B−T処理を行った。その後再度、C−V特性の測定を1MHzの周波数、電圧−10V〜10Vまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に+17Vの電圧を加えて窒素雰囲気中、温度150℃にて1時間B−T処理を行った。そして再度C−V特性の測定を1MHzの周波数、電圧−10V〜10Vまで変化させて測定した。   In order to show the effect of the present invention, CV characteristics were measured. In this method, first, a frequency of 1 MHz and a voltage of −10 V to 10 V are measured, and then a voltage of −17 V is applied to the aluminum electrode on the silicon oxide film, and then B—for 1 hour at a temperature of 150 ° C. in a nitrogen atmosphere. T treatment was performed. Thereafter, the measurement of the CV characteristic was again performed by changing the frequency to 1 MHz and the voltage from −10 V to 10 V. Further, after that, a voltage of +17 V was applied to the aluminum electrode on the silicon oxide film, and BT treatment was performed in a nitrogen atmosphere at a temperature of 150 ° C. for 1 hour. The measurement of the CV characteristic was again performed by changing the frequency to 1 MHz and the voltage from −10 V to 10 V.

これらの結果を図1(A)に示す。
図中Inと表示したものが、BT処理をしていないもの、−BTとしたものが−17Vの電圧を加えてB−T処理をしたもの、+BTとしたものが、+17Vの電圧を加えてB−T処理をしたものである。
These results are shown in FIG.
In the figure, what is indicated as In is the one not subjected to BT processing, the one designated as -BT is subjected to BT processing by applying a voltage of -17V, and the one designated as + BT is applied with a voltage of + 17V. BT processing is performed.

比較のため本発明の酸素プラズマ処理を実施しないもののC−V特性の測定結果を(B)に示す。
本発明の酸素プラズマ処理を施すことにより、酸素プラズマ処理なしに比べてフラットバンド電圧が正の方向へ移動していることがわかり、BTシフトも小さくなっていることがわかる。つまり界面状態が良好となっていることがわかる。
For comparison, (C) shows the measurement results of the CV characteristics when the oxygen plasma treatment of the present invention is not performed.
By performing the oxygen plasma treatment of the present invention, it can be seen that the flat band voltage moves in the positive direction and the BT shift is also smaller than that without oxygen plasma treatment. That is, it can be seen that the interface state is good.

また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図2(A)(B)に示した。この場合も(B)は比較のため酸素プラズマ処理を実施しないものの測定結果である。   2A and 2B show the relationship between the electric field strength and current obtained with the sample manufactured in this example, with the electric field strength on the horizontal axis and the current on the vertical axis. In this case as well, (B) is a measurement result of the oxygen plasma treatment not performed for comparison.

酸素プラズマ処理を実施したものは実施しないものに比較してリーク電流が小さいことがわかる。
また図3に本実施例の試料につきシリコンウエハーとSiON膜との界面の炭素原子についてのSIMSによるデプスプロフアイルを示す。また比較として図4に酸素プラズマ処理を施さないもののデプスプロフアイルを示す。
It can be seen that the leakage current is smaller when the oxygen plasma treatment is performed than when the oxygen plasma treatment is not performed.
FIG. 3 shows a depth profile by SIMS for carbon atoms at the interface between the silicon wafer and the SiON film for the sample of this example. For comparison, FIG. 4 shows a depth profile without oxygen plasma treatment.

この結果酸素プラズマ処理を施した場合にはシリコンウエハーとSiON膜との界面での炭素濃度が低くなっていることがわかる。これは酸素プラズマ処理によってSiON膜成膜前にシリコンウエハー表面の有機汚染物が清浄化されたためと考えられる。   As a result, it can be seen that when the oxygen plasma treatment is performed, the carbon concentration at the interface between the silicon wafer and the SiON film is low. This is presumably because organic contaminants on the surface of the silicon wafer were cleaned by the oxygen plasma treatment before the SiON film was formed.

また本実施例ではRFパワーを100W加えて酸素をプラズマ状態にしたが、RFパワーを200W、及び300Wとした時も本実施例と同様な効果が表れた。図7に本発明の酸素プラズマ処理を施さない場合(RFパワーが0の時のもの)とRFパワーを100W、200W、300Wのそれぞれの場合のフラットバンド電圧を示す。   In this example, 100 W of RF power was applied to bring oxygen into a plasma state, but the same effect as in this example was obtained when the RF power was 200 W and 300 W. FIG. 7 shows flat band voltages when the oxygen plasma treatment of the present invention is not performed (when the RF power is 0) and when the RF power is 100 W, 200 W, and 300 W, respectively.

いずれにおいても本発明によりシリコンウエハーとSiON膜との界面の特性が向上していることがわかる。   In any case, the characteristics of the interface between the silicon wafer and the SiON film are improved by the present invention.

〔実施例2〕
本実施例は本発明を薄膜トランジスタの作製に実施した例を示す。
図5に本実施例の作製工程を示す。まず、無アルカリガラス基板(例えばコーニング7059ガラス基板やコーニング1737ガラス基板)501上に、下地膜502として、酸化珪素膜または酸化窒化珪素膜を成膜する。この下地膜の厚さは300nmとする。
[Example 2]
This embodiment shows an example in which the present invention is implemented for manufacturing a thin film transistor.
FIG. 5 shows a manufacturing process of this example. First, a silicon oxide film or a silicon oxynitride film is formed as a base film 502 on an alkali-free glass substrate (eg, Corning 7059 glass substrate or Corning 1737 glass substrate) 501. The thickness of the base film is 300 nm.

酸化珪素膜は、酸素とシランとを用いたプラズマCVD法、またはTEOSを用いたプラズマCVD法で成膜する。また酸化窒化珪素膜は、酸素とシランとNOガスとを用いたプラズマCVD法、またはTEOSとNOガスとを用いたプラズマCVD法で成膜する。 The silicon oxide film is formed by a plasma CVD method using oxygen and silane or a plasma CVD method using TEOS. The silicon oxynitride film is formed by a plasma CVD method using oxygen, silane, and N 2 O gas, or a plasma CVD method using TEOS and N 2 O gas.

次に図示しない非晶質珪素膜をプラズマCVD法または減圧熱CVD法で成膜する。ここではプラズマCVD法を用い、50nmの厚さに非晶質珪素膜を成膜する。   Next, an amorphous silicon film (not shown) is formed by plasma CVD or low pressure thermal CVD. Here, an amorphous silicon film is formed to a thickness of 50 nm using a plasma CVD method.

そして加熱処理またはレーザー光の照射またはその両者を組み合わせた方法を用いて、非晶質珪素膜を結晶化させ、結晶性珪素膜に変成する。   Then, the amorphous silicon film is crystallized by using a heat treatment, laser light irradiation, or a combination of both, and transformed into a crystalline silicon film.

さらにこの結晶性珪素膜をパターニングすることによって、後に薄膜トランジスタの活性層となる島状にパターニングされた領域503を形成する。そしてさらにこの上にゲイト絶縁膜504として機能するSiON膜を150nmの厚さに形成する。このゲイト絶縁膜504は酸化珪素膜や窒化珪素膜であっても良いが、信頼性をより高めるためにはSiON膜を用いるのが好ましい。   Further, by patterning this crystalline silicon film, an island-shaped region 503 which will later become an active layer of a thin film transistor is formed. Further, a SiON film functioning as a gate insulating film 504 is formed thereon with a thickness of 150 nm. The gate insulating film 504 may be a silicon oxide film or a silicon nitride film, but it is preferable to use a SiON film in order to further improve the reliability.

このSiON膜の作製を以下に記す。
SiON膜の作製に際して、まず処理室内の圧力を0.1〜10torr本実施例では0.3torrに保持して、酸素を200SCCMの流量で流し、RFパワーを100W加えて酸素をプラズマ状態にした。このような方法により結晶性珪素膜の表面を酸素プラズマで処理した。この処理を30秒〜3分、本実施例では1分間行った。
The production of this SiON film will be described below.
In producing the SiON film, first, the pressure in the processing chamber was maintained at 0.1 to 10 Torr in the present example, oxygen was supplied at a flow rate of 200 SCCM, and 100 W of RF power was applied to bring the oxygen into a plasma state. The surface of the crystalline silicon film was treated with oxygen plasma by such a method. This treatment was performed for 30 seconds to 3 minutes, and in this example, for 1 minute.

その後処理室内を10−4〜10−5torrの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
このような処理を実施例1に示したように合計3回繰り返した。
そしてこのように処理した結晶性珪素膜の表面にSiON膜を150nmの厚さに形成した。
Thereafter, the processing chamber is kept at a vacuum degree of 10 −4 to 10 −5 torr, and impurities generated by the oxygen plasma treatment are discharged.
Such a treatment was repeated three times as shown in Example 1.
A SiON film having a thickness of 150 nm was formed on the surface of the crystalline silicon film thus treated.

この時のSiON膜の成膜条件は次の通りである。
RFパワー 200W
ガス流量 SiH:10SCCM NO:200SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
The deposition conditions for the SiON film at this time are as follows.
RF power 200W
Gas flow rate SiH 4 : 10 SCCM N 2 O: 200 SCCM
Gas pressure 0.3 torr
Deposition temperature 350 ° C to 400 ° C

このような条件により結晶性珪素膜上にSiON膜を150nmの厚さに形成した。
こうして図5(A)に示す状態を得る。
Under such conditions, a SiON film having a thickness of 150 nm was formed on the crystalline silicon film.
In this way, the state shown in FIG.

次にゲイト電極を構成するためのアルミニウム膜505を400nmの厚さにスパッタ法で成膜する。このアルミニウム膜中にスカンジウムを0.2重量%含有させてもよい。   Next, an aluminum film 505 for forming a gate electrode is formed by sputtering to a thickness of 400 nm. The aluminum film may contain scandium in an amount of 0.2% by weight.

このゲイト電極を構成するアルミニウム膜505を形成するに際して、このゲイト絶縁膜504であるSiON膜に対して温度300℃、圧力10−6torrで加熱処理を行い、その後ゲイト絶縁膜504上にゲイト電極となるアルミニウム膜505をスパッタ法で形成することはゲイト電極とゲイト絶縁膜との界面特性を向上させる上では有効である。 When forming the aluminum film 505 constituting the gate electrode, the SiON film as the gate insulating film 504 is heated at a temperature of 300 ° C. and a pressure of 10 −6 torr, and then the gate electrode is formed on the gate insulating film 504. In order to improve the interface characteristics between the gate electrode and the gate insulating film, it is effective to form the aluminum film 505 to be formed by sputtering.

そして,公知のフォトリソグラフィー工程により、レジストマスクを形成し、さらにエッチングを行う。こうしてアルミニウムであるパターン(ゲイト電極)507を得る。(図5(C))   Then, a resist mask is formed by a known photolithography process, and further etching is performed. Thus, a pattern (gate electrode) 507 made of aluminum is obtained. (Fig. 5 (C))

次に図5(C)に示すようにゲイト電極507を陽極とした陽極酸化を行い、緻密な膜質を有する陽極酸化膜508を80nmの厚さに成膜する。この陽極酸化膜508は、ゲイト電極の表面や側面におけるヒロックの発生を抑制するために機能する。   Next, as shown in FIG. 5C, anodization is performed using the gate electrode 507 as an anode, and an anodic oxide film 508 having a dense film quality is formed to a thickness of 80 nm. The anodic oxide film 508 functions to suppress generation of hillocks on the surface and side surfaces of the gate electrode.

この緻密な陽極酸化膜は、その厚さが50nm以上あれば問題ないことが判明している。この緻密な陽極酸化膜は、電解溶液として3%の酒石酸を含んだエチレングルコール溶液を用い、この溶液中において、アルミニウムパターンを陽極として、白金を陰極として行われる。この陽極酸化膜の厚さは印加する電圧によって制御することができる。   It has been found that this dense anodic oxide film has no problem if its thickness is 50 nm or more. The dense anodic oxide film is formed by using an ethylene glycol solution containing 3% tartaric acid as an electrolytic solution, and using an aluminum pattern as an anode and platinum as a cathode. The thickness of the anodic oxide film can be controlled by the applied voltage.

次に図5(D)に示す工程において、ソース及びドレイン領域を形成するための不純物イオンの注入を行う。この工程においては、ソース/ドレイン領域を形成するための条件で不純物イオンの注入を行う。ここでは、基板の全面にPイオンの注入をプラズマドーピング法で行う。(図5(D))   Next, in the step shown in FIG. 5D, impurity ions are implanted to form source and drain regions. In this step, impurity ions are implanted under conditions for forming source / drain regions. Here, P ions are implanted into the entire surface of the substrate by a plasma doping method. (Fig. 5 (D))

上記不純物イオンの注入が終了したら、レーザー光の照射によるアニールをソース及びドレイン領域に対して行う。   When the impurity ion implantation is completed, annealing by laser light irradiation is performed on the source and drain regions.

この工程でソース領域509とチャネル形成領域510とドレイン領域511とが自己整合的に形成される。   In this step, the source region 509, the channel formation region 510, and the drain region 511 are formed in a self-aligned manner.

この工程において、ゲイト電極507の上部は、不純物イオンの注入によるヒロック発生の抑制措置が施されている。また陽極酸化膜508の存在によるヒロック発生の抑制素子が施されている。ゲイト電極の表面におけるヒロックの発生は抑制される。   In this step, the upper part of the gate electrode 507 is provided with a measure for suppressing the generation of hillocks by implantation of impurity ions. In addition, an element for suppressing hillock generation due to the presence of the anodic oxide film 508 is provided. Generation of hillocks on the surface of the gate electrode is suppressed.

また、ゲイト電極507の側面には、陽極酸化膜508が形成されているので、そこでのヒロックの発生も抑制される。   Further, since the anodic oxide film 508 is formed on the side surface of the gate electrode 507, generation of hillocks there is also suppressed.

なお、ゲイト電極507の側面においては、陽極酸化膜のみの抑制効果であるので、その効果が懸念される。しかし、そもそもゲイト電極側面の面積は小さいので、陽極酸化膜による抑制効果で十分である。   Since the side surface of the gate electrode 507 is an effect of suppressing only the anodic oxide film, there is a concern about the effect. However, since the area of the side surface of the gate electrode is small in the first place, the suppression effect by the anodic oxide film is sufficient.

次に図5(E)に示すように層間絶縁膜512として酸化珪素膜または酸化窒化珪素膜を成膜する。この工程において、成膜時の加熱が行われる。   Next, as illustrated in FIG. 5E, a silicon oxide film or a silicon oxynitride film is formed as the interlayer insulating film 512. In this step, heating during film formation is performed.

この工程においても不純物イオンの注入による抑制効果と陽極酸化膜の形成による抑制効果により、ゲイト電極(及びそこから延在したゲイト配線)の表面にヒロックが発生してしまうことを抑制することができる。   Also in this step, it is possible to suppress the occurrence of hillocks on the surface of the gate electrode (and the gate wiring extending therefrom) by the suppression effect due to the implantation of impurity ions and the suppression effect due to the formation of the anodized film. .

この後層間絶縁膜512に対してコンタクトホールの形成を行った。
そしてソース電極513およびドレイン電極514となるアルミニウム膜を形成した。
この時この層間絶縁膜に対して温度300℃、圧力10−6torrで加熱処理を行いソース電極およびドレイン電極となるアルミニウム膜をスパッタ法で形成することはアルミニウム膜のステップカバレジを良くするためには有効である。
Thereafter, contact holes were formed in the interlayer insulating film 512.
An aluminum film to be the source electrode 513 and the drain electrode 514 was formed.
At this time, the interlayer insulating film is heated at a temperature of 300 ° C. and a pressure of 10 −6 torr to form an aluminum film serving as a source electrode and a drain electrode by sputtering, in order to improve the step coverage of the aluminum film. Is valid.

またゲイト電極507に対するコンタクトホールの形成も同時に行われる。この際、ゲイト電極の表面には2度にわたり不純物イオンが注入され、ヒロックの発生を抑制する対策を講じられているので、この工程におけるヒロックの発生を抑制することができる。   A contact hole for the gate electrode 507 is also formed at the same time. At this time, impurity ions are implanted twice on the surface of the gate electrode to take measures to suppress the generation of hillocks, so that the generation of hillocks in this step can be suppressed.

そして最後に300℃〜400℃、ここでは350℃の水素雰囲気中での加熱処理を行い薄膜トランジスタを完成させる。この工程においても、ヒロックの発生を抑制することができる。   Finally, heat treatment is performed in a hydrogen atmosphere at 300 ° C. to 400 ° C., here 350 ° C., and the thin film transistor is completed. Also in this step, generation of hillocks can be suppressed.

以上の如く本発明を利用して薄膜トランジスタを完成させた。
この薄膜トランジスタについてしきい値電圧を測定したところ0.3Vの結果となった。比較のため本発明を実施しないで作製した薄膜トランジスタのしきい値電圧は−1.1Vであった。これより本発明を実施したことによりしきい値電圧が正方向へシフトした薄膜トランジスタが得られることがわかる。
As described above, a thin film transistor was completed using the present invention.
When the threshold voltage of this thin film transistor was measured, it was 0.3V. For comparison, the threshold voltage of a thin film transistor manufactured without implementing the present invention was -1.1V. From this, it can be seen that a thin film transistor having a threshold voltage shifted in the positive direction can be obtained by implementing the present invention.

また本実施例では、酸素プラズマを作りだす時のRFパワーを100Wにしたが、このRFパワーを200W、および300Wとして得られた薄膜トランジスタのしきい値電圧をRFパワーを100Wとした時のものと合わせて図6に示した。RFパワー0の時が本発明を実施しないときのしきい値電圧を示している。何れのRFパワーにおいても本発明の効果が表れていることがわかる。   In this embodiment, the RF power when the oxygen plasma is generated is set to 100 W. However, the threshold voltage of the thin film transistor obtained when the RF power is set to 200 W and 300 W is combined with that when the RF power is set to 100 W. This is shown in FIG. When the RF power is 0, the threshold voltage when the present invention is not implemented is shown. It can be seen that the effect of the present invention is exhibited at any RF power.

〔実施例3〕
本実施例はSiON膜を作製する際に、酸素を添加して作製した例を示す。
本実施例で得られたSiON膜の評価を行うため、実施例1と同様な方法によりC−V特性の測定および電界強度と電流との関係を測定した。
Example 3
This embodiment shows an example in which oxygen is added when forming a SiON film.
In order to evaluate the SiON film obtained in this example, the CV characteristics were measured and the relationship between electric field strength and current was measured in the same manner as in Example 1.

まず、試料としてP型単結晶シリコンウエハー、抵抗率として2〜3Ωcmのものを準備し、その上にSiON膜を形成する。
シリコンウエハーの表面に形成するSiON膜は、100nmの厚さに形成した。
First, a P-type single crystal silicon wafer having a resistivity of 2 to 3 Ωcm is prepared as a sample, and a SiON film is formed thereon.
The SiON film formed on the surface of the silicon wafer was formed to a thickness of 100 nm.

この時のSiON膜の成膜条件は次の通りである。
RFパワー 200W
ガス流量 SiH:10SCCM NO:180SCCM
:20SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
このような条件によりシリコンウエハー上にSiON膜を100nmの厚さに形成した。
The deposition conditions for the SiON film at this time are as follows.
RF power 200W
Gas flow rate SiH 4 : 10 SCCM N 2 O: 180 SCCM
O 2 : 20 SCCM
Gas pressure 0.3 torr
Deposition temperature 350 ° C to 400 ° C
Under such conditions, a SiON film having a thickness of 100 nm was formed on the silicon wafer.

そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてSiON膜上にもアルミニウム電極を設けて測定用の試料を作製した。   Then, an aluminum electrode was provided on the silicon wafer in contact with the wafer by sputtering, and an aluminum electrode was also provided on the SiON film to prepare a measurement sample.

そして本発明の効果を示すためC−V特性の測定を行った。その方法は先ず、1MHzの周波数、電圧を−10V〜10Vまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−17Vの電圧を加えて窒素雰囲気中、温度150℃にて1時間B−T処理を行った。その後再度、C−V特性の測定を1MHzの周波数、電圧−10V〜10Vまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に+17Vの電圧を加えて窒素雰囲気中、温度150℃にて1時間B−T処理を行った。そして再度C−V特性の測定を1MHzの周波数、電圧−10V〜10Vまで変化させて測定した。   In order to show the effect of the present invention, CV characteristics were measured. In this method, first, measurement is performed by changing the frequency and voltage from 1 MHz to -10 V to 10 V, and then applying a voltage of -17 V to the aluminum electrode on the silicon oxide film, in a nitrogen atmosphere at a temperature of 150 ° C. for 1 hour. -T treatment was performed. Thereafter, the measurement of the CV characteristic was again performed by changing the frequency to 1 MHz and the voltage from −10 V to 10 V. Further, after that, a voltage of +17 V was applied to the aluminum electrode on the silicon oxide film, and BT treatment was performed in a nitrogen atmosphere at a temperature of 150 ° C. for 1 hour. The measurement of the CV characteristic was again performed by changing the frequency to 1 MHz and the voltage from −10 V to 10 V.

これらの結果を図8(A)に示す。
図中Inと表示したものが、BT処理をしていないもの、−BTとしたものが−17Vの電圧を加えてB−T処理をしたもの、+BTとしたものが、+17Vの電圧を加えてB−T処理をしたものである。
These results are shown in FIG.
In the figure, what is indicated as In is the one not subjected to BT processing, the one designated as -BT is subjected to BT processing by applying a voltage of -17V, and the one designated as + BT is applied with a voltage of + 17V. BT processing is performed.

比較のため本発明による酸素を添加させないで成膜したSiON膜に対してC−V特性の測定を行った場合の結果を図8(B)に示す。その場合の成膜条件は以下の通り。
RFパワー 200W
ガス流量 SiH:10SCCM NO:200SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
For comparison, FIG. 8B shows the result when CV characteristics are measured for a SiON film formed without adding oxygen according to the present invention. The film formation conditions in that case are as follows.
RF power 200W
Gas flow rate SiH 4 : 10 SCCM N 2 O: 200 SCCM
Gas pressure 0.3 torr
Deposition temperature 350 ° C to 400 ° C

本発明によに酸素を添加した場合には、酸素を添加しない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、BTシフトも小さくなっていることがわかる。   It can be seen that when oxygen is added according to the present invention, the flat band voltage moves in the positive direction and the BT shift is also smaller than when oxygen is not added.

また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図9(A)(B)に示した。この場合も(B)は比較のため酸素を添加しないで成膜したSiON膜に対してのものの測定結果である。   FIGS. 9A and 9B show the relationship between the electric field strength and current obtained by the sample manufactured in this example, with the electric field strength on the horizontal axis and the current on the vertical axis. In this case as well, (B) is a measurement result for a SiON film formed without adding oxygen for comparison.

酸素を添加して成膜したものは、実施しないものに比較してリーク電流が小さいことがわかる。
また本実施例ではSiH/NO/Oを10/180/20SCCMという条件で成膜した場合の例を示したが、SiH/NO/Oを10/160/40SCCMという条件で成膜した場合も同様な効果がみられた。
It can be seen that the film formed by adding oxygen has a smaller leakage current than the film not formed.
In this embodiment, an example in which SiH 4 / N 2 O / O 2 is formed under the condition of 10/180/20 SCCM is shown, but SiH 4 / N 2 O / O 2 is called 10/160/40 SCCM. Similar effects were observed when the film was formed under the conditions.

C−V特性を示す図Diagram showing CV characteristics 電界強度と電流との関係を示す図Diagram showing the relationship between electric field strength and current SIMSのデプスプロフアイルを示す図Diagram showing SIMS depth profile SIMSのデプスプロフアイルを示す図Diagram showing SIMS depth profile 薄膜トランジスタの作製工程を示す図The figure which shows the manufacturing process of a thin-film transistor RFパワーに対するしきい値電圧を示す図The figure which shows the threshold voltage with respect to RF power RFパワーに対するフラットバンド電圧を示す図The figure which shows the flat band voltage with respect to RF power C−V特性を示す図Diagram showing CV characteristics 電界強度と電流との関係を示す図Diagram showing the relationship between electric field strength and current

符号の説明Explanation of symbols

501 ガラス基板
502 下地膜
503 活性層
504 ゲイト絶縁膜
505 アルミニウム膜
507 ゲイト電極
508 陽極酸化膜
509 ソース領域
510 チャネル形成領域
511 ドレイン領域
512 層間絶縁膜
513 ソース電極
514 ドレイン電極
501 Glass substrate 502 Base film 503 Active layer 504 Gate insulating film 505 Aluminum film 507 Gate electrode 508 Anodized film 509 Source region 510 Channel forming region 511 Drain region 512 Interlayer insulating film 513 Source electrode 514 Drain electrode

Claims (1)

処理室内の圧力を0.1〜10torrに保持してシリコンウエハーの表面を酸素プラズマに曝し、該酸素プラズマに曝すことにより生じた不純物を前記処理室内の圧力を10−4〜10−5torrに保持することにより排出する第1工程と、
前記酸素プラズマに曝されたシリコンウエハーの表面上に絶縁膜を形成する第2工程を有することを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法。
The pressure inside the processing chamber is maintained at 0.1 to 10 torr, and the surface of the silicon wafer is exposed to oxygen plasma. Impurities generated by the exposure to the oxygen plasma are reduced to 10 −4 to 10 −5 torr. A first step of discharging by holding;
A method for manufacturing an insulated gate field effect semiconductor device, comprising a second step of forming an insulating film on a surface of a silicon wafer exposed to the oxygen plasma.
JP2004206646A 2004-07-14 2004-07-14 Method for manufacturing insulated gate field effect semiconductor device Expired - Fee Related JP4286738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004206646A JP4286738B2 (en) 2004-07-14 2004-07-14 Method for manufacturing insulated gate field effect semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004206646A JP4286738B2 (en) 2004-07-14 2004-07-14 Method for manufacturing insulated gate field effect semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05833296A Division JP3606991B2 (en) 1996-02-20 1996-02-20 Coating preparation method

Publications (2)

Publication Number Publication Date
JP2005051228A JP2005051228A (en) 2005-02-24
JP4286738B2 true JP4286738B2 (en) 2009-07-01

Family

ID=34270157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004206646A Expired - Fee Related JP4286738B2 (en) 2004-07-14 2004-07-14 Method for manufacturing insulated gate field effect semiconductor device

Country Status (1)

Country Link
JP (1) JP4286738B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259727B1 (en) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101631454B1 (en) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Logic circuit
KR102113148B1 (en) 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and method for manufacturing the same
JP2013084333A (en) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd Shift register circuit

Also Published As

Publication number Publication date
JP2005051228A (en) 2005-02-24

Similar Documents

Publication Publication Date Title
US7227229B2 (en) Active matrix display device comprising an inverter circuit
JP3277892B2 (en) Display substrate manufacturing method
JP3335757B2 (en) Anodizing method
US20060051903A1 (en) Method of manufacturing thin film semiconductor device, and thin film semiconductor device
KR100676330B1 (en) Semiconductor device, method of manufacturing semiconductor device and method of manufacturing thin film transistor
JP3527009B2 (en) Semiconductor device and manufacturing method thereof
JP3606991B2 (en) Coating preparation method
JP4286738B2 (en) Method for manufacturing insulated gate field effect semiconductor device
JP2002198364A (en) Manufacturing method of semiconductor device
JP3844538B2 (en) Method for manufacturing semiconductor device
KR101201316B1 (en) buffer insulation layer and semiconductor device having the same and method for fabricating of the semiconductor device
JP4286771B2 (en) Method for manufacturing semiconductor device
JPH09162405A (en) Semiconductor device and its manufacture
JP4249512B2 (en) Insulated gate type semiconductor device
JPH09232250A (en) Manufacture of film
JP2001036097A (en) Semiconductor device
JP2004064056A (en) Manufacturing method of semiconductor integrated circuit
JP2003209261A (en) Semiconductor device and its manufacturing method
JP2005175488A (en) Manufacturing method of semiconductor device
JP2002270855A (en) Insulated gate field effect transistor
JPH06318703A (en) Semiconductor device and its manufacture
JPH0936373A (en) Method for manufacturing semiconductor device
JPH10294470A (en) Semiconductor device
JP2005072625A (en) Method of manufacturing semiconductor device
JP2005167259A (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees