JPH01192093A

JPH01192093A - 読出し専用メモリの駆動回路

Info

Publication number: JPH01192093A
Application number: JP63014559A
Authority: JP
Inventors: Hideyuki Aota; 秀幸青田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1988-01-27
Filing date: 1988-01-27
Publication date: 1989-08-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、半導体等の読出し専用メモリの駆動回路に関
する。

（従来の技術）第３図は、メモリ素子の駆動回路の従来の一例を示すも
ので、ＭＯ５ＦＥＴトランジスタ１，２゜３が図のよう
に接続され、出力はメモリ素子２０の入出力トランジス
タ２１に接続されている。端子４は電源電圧が供給され
る端子である。この回路の電源電圧の１つであるｖＰＰ
は、電流供給力の少ない昇圧回路（図示せず）によって
発生される。

そのためチップ内部に存在する全ての高電圧インバータ
の容量が昇圧回路に付加され、また、昇圧回路からすべ
ての高電圧インバータに至る配線に生じるリーク電流の
ため、電流供給力の少ない昇圧回路は電圧Ｖ□を一定に
維持することが固壁となるという問題点があった。

また、第４図は、メモリ素子の駆動回路の他の従来例を
示すものである。この駆動回路は入力開閉用のトランジ
スタ１１．コンデンサ１２、ゲート−ドレイン間を接続
してダイオード接続としたトランジスタからなる整流素
子１３、トランジスタ１４等からなっている。入力に電
圧ｖＰＰが印加され、かつトランジスタ１１がオンにな
っているとき、■点の電位はｖｏ。−■、となり、■点
の電位はｖｃｃ　　２Ｖｔｈとなる。このため電圧ｖ０
゜や。

しきい電圧Ｖｔｈの変動に弱く、出力の昇圧ができなく
なる場合もある。また、出力がメモリ素子と継っている
場合では、出力がＶＣ，−Ｖｔｈとなるため、データ読
み出し時、トランジスタ２１に流せる電流量が少くなり
、アクセスタイムが遅くなったり、データを正確に読み
出せなくなる。これを防ぐために、従来はトランジスタ
１１は一般にしきい電圧ｖｔｈの低い例えばデイプレッ
ジコン型が使われていたが、プロセスの工程が増えると
いう問題点があった。

（発明が解決しようとする問題点）本発明は上記従来の問題点を解決し、電源電圧。

しきい電圧ｖｔｈの変動に強くプログラム電圧を一定に
維持し、高速な駆動回路を実現することを目的とするも
のである。

（問題点を解決するための手段）本発明は、電流供給力の少ない昇圧回路から電源が供給
され、メモリ素子２０の入出力ゲートの制御端子に接続
された高電圧インバータ２３と。

直列に接続された整流素子１３とコンデンサ１２からな
る直列回路がクロック端子と前記メモリ素子の入出力ゲ
ートの制御端子間に接続され、前記整流素子とコンデン
サの接続点と電源端子の間に、制御用トランジスタ１４
が接続され、その制御用トランジスタのゲートが前記メ
モリ素子の入出力ゲートの制御端子に接続された電流・
供給器２４とを備えたことを特徴とする。

（作用）本発明は、上記の構成のように昇圧回路とは別系統で電
流が供給されることによって、プログラム電圧を一定に
維持し、電源電圧、しきい電圧の変動の影響を受は難く
、高速な動作を行なわせることができる。また、本発明
はエンハンス型のトランジスタのみで構成することがで
き、製造が容易となる利点がある。

（実施例）第１図は１本発明の一実施例を示す回路図で、高電圧イ
ンバータ２３と電流供給器２４を組合わせた構成をとっ
ている。−すなわち、メモリ素子２２に接続されたメモ
リ素子２０の入出力用のトランジスタ２１のゲートに対
して、高電圧インバータ２３および電流供給器２４が共
に接続されている。高電圧インバータ２３は第３図の回
路とほぼ同じ構成のトランジスタ１．．２．３からなり
、メモリ素子２０にデータを書込むときは、１！源電圧
としてプログラム電圧Ｖ□が端子４に印加され。

データをメモリ素子２０から読み出すときは、電源電圧
として電圧Ｖ。Ｃが端子４に印加され、どちらの電圧で
も動作するインバータである。

電流供給器２４は第４図の回路から入力用のトランジス
タ１１を除去した構成となっており、コンデンサ１２と
整流素子１３と制御用のトランジスタ１４からなってい
る。

データの書込み時には、高電圧インバータ２３は■点に
電圧Ｖ□を出力し、その出力ラインの電位は上昇してい
くが、電圧Ｖまで上昇したとき。

その出力ラインに付加されている電流供給器２４が動作
しはじめる。その電流供給器２４の動作を第２図の波形
を参照して説明する。

高電圧インバータ２３の出力である０点電圧が■になる
と、それをうけて電流供給器２４のコンデンサ１２と整
流素子１３との接続点■の電位はｖ−■いになる。クロ
ックφがｖｏとなると、コンデンサ１２により接続点■
の電位がｖ＋ｖｃｃ−Ｖｔｈになり、さらｔこ接続点■
の電位を受は点■の電位はＶ　＋　Ｖ　ｃｅ　−２Ｖ　
ｔｈになる。次にクロックφがＯになると、接続点■は
ｖ−ｖｔｌ、に下るが、点■の方が接続点■より電位が
高いので、トランジスタ１４がオンし、接続点■の電位
はＶ＋Ｖ、。−３Ｖｔ、となる。再び、クロックφがｖ
ｃｃになると、コンデンサ１２によりＶ　＋　２　Ｖ　
ｃｃ−３Ｖ　ｔｈ　ニなり。

さらに接続点■の電位を受は点■は、Ｖ＋２Ｖ、。

−４Ｖｔｈになる。以上の繰り返しで電位が上がってい
き、コンデンサ１２に充電された電荷によって、この回
路は電流供給器の役目を果たす。

高電圧インバータに、電流供給器を組み合わせているの
で、電流供給力の少ない昇圧回路を用いていでも、電圧
ＶＰＰを一定に維持することができる。上記の第４図の
実施例の説明においては、電源電圧としてＶ□を選択し
てデータの書き込みを行なう場合について説明したが、
データの読み出し時には、端子４には電圧ｖｃ０が印加
され、トランジスタ２１には電圧ｖ０゜がかかるのでデ
ータを正確に読み出すことができる。

（発明の効果）以上に説明したように、本発明は、メモリ素子部こ対し
てインバータに印加される電源の昇圧回路とは別系統で
、電流供給器により供給されるので。

メモリ素子に印加するプログラム電圧を一定に維持する
ことができる。

また、高電圧インバータと、コンデンサの充放電を利用
した電流供給器との組み合わせにより、トランジスタは
エンハンス型トランジスタの一種のみにより構成でき、
製造が容易になる利点がある。

さらに、本発明は、入力信号やしきい電圧ｖｔｈの変動
の影響を受は難く、また、動作の高速化をはかることが
できる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図。第２図は、第１図の回路における電流供給器の動作を説
明するための波形図である。 ′　第３図は、高電圧インバータを示す図、第４図は、
電流供給器を用いた駆動回路を示す図である。１．３・・・ＰチャネルのＭＯ８ＦＥＴトランジスタ、
２，１３，１４．２１・・・ＮチャネルのＭＯＳＦＥＴ
　トランジスタ、２０・・・メモリ素子、２３・・・高
電圧インバータ、２４・・・電流供給器。特許出願人　　　株式会社リコー第２図第３図

Claims

【特許請求の範囲】　電流供給力の少ない昇圧回路から電源が供給され、メ
モリ素子の入出力ゲートの制御端子に接続された高電圧
インバータと、直列に接続された整流素子とコンデンサからなる直列回
路がクロック端子と前記メモリ素子の入出力ゲートの制
御端子間に接続され、前記整流素子とコンデンサの接続
点と電源端子の間に、制御用トランジスタが接続され、
その制御用トランジスタのゲートが前記メモリ素子の入
出力ゲートの制御端子に接続された電流供給器とを備えたことを特徴とする読出し専用メモリの駆動回路
。