JPH01192089A - 内容アドレスメモリ - Google Patents
内容アドレスメモリInfo
- Publication number
- JPH01192089A JPH01192089A JP1834388A JP1834388A JPH01192089A JP H01192089 A JPH01192089 A JP H01192089A JP 1834388 A JP1834388 A JP 1834388A JP 1834388 A JP1834388 A JP 1834388A JP H01192089 A JPH01192089 A JP H01192089A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transistor
- line
- dram
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 3
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
Landscapes
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、不揮発性の内容アドレスメモリ （Ｃｏｎ
ｔｅｎｔ−Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ；以
下ＣＡＭと称す）に関するものである。
ｔｅｎｔ−Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ；以
下ＣＡＭと称す）に関するものである。
第３図は（文献「アイニスニスシーシー ダイジェスト
オプ テクニカル ペーパーズＪ （ｌ５ＳＣＣＤｉ
ｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅ
ｒｓ″、ｐ、４２−４３（１９８５））に示された従来
の揮発性のＣＡＭを示す回路図であり、ＣＭＯＳスタテ
ィックＲＡＭ部１と一致検出部２とから構成されている
。−敗検出部２は４つのＭＯＳ）ランジスタ３〜６から
なり、トランジスタ３と４．５と６はそれぞれ直列接続
され、トランジスタ３のソースは接地され、ゲートはフ
リップフロ、ツブ１ａの第２の記憶ノードＮ８に接続さ
れ、トランジスタ４のゲートはビット線７に、ドレイン
は一致検出線８に接続される。トランジスタ５のソース
は接地され、ゲートはフリップフロップ１ａの第１の記
憶ノードＮ１に接続され、トランジスタ６のゲートはビ
ット線に、ドレインは一致検出線８゛に接続される。
オプ テクニカル ペーパーズＪ （ｌ５ＳＣＣＤｉ
ｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅ
ｒｓ″、ｐ、４２−４３（１９８５））に示された従来
の揮発性のＣＡＭを示す回路図であり、ＣＭＯＳスタテ
ィックＲＡＭ部１と一致検出部２とから構成されている
。−敗検出部２は４つのＭＯＳ）ランジスタ３〜６から
なり、トランジスタ３と４．５と６はそれぞれ直列接続
され、トランジスタ３のソースは接地され、ゲートはフ
リップフロ、ツブ１ａの第２の記憶ノードＮ８に接続さ
れ、トランジスタ４のゲートはビット線７に、ドレイン
は一致検出線８に接続される。トランジスタ５のソース
は接地され、ゲートはフリップフロップ１ａの第１の記
憶ノードＮ１に接続され、トランジスタ６のゲートはビ
ット線に、ドレインは一致検出線８゛に接続される。
次に動作について説明する。ＣＡＭとはアドレスを指定
してデータの読書きをする通常のメモリの機能に加え、
情報内容を指定すれば、その情報が蓄積されているアド
レスの検索が行えるメモリのことである。
してデータの読書きをする通常のメモリの機能に加え、
情報内容を指定すれば、その情報が蓄積されているアド
レスの検索が行えるメモリのことである。
一致検索を行なう時は、ワード線１６をすべて“し”に
し、−数構出線８を“Ｈ”にプリチャージし、ビット線
７に検索データ、ビット線１７に検索データの反転信号
を印加することにより行なう。例えば“１”を検索した
い時は、ビット線７を“Ｈ”、ビット線１７を“Ｌ”に
する。メモリセルに“１″が記憶されている（ノードＮ
、が“Ｈ″、ＮｔがＬ”）場合、トランジスタ４．５が
導通ずるが、トランジスタ３．６は非導通であるので一
致検出線８は“Ｈ”に保たれる。もし“０”が記憶され
ている（ノードＮｔが′Ｌ”、Ｎ２が“Ｈ”）ならトラ
ンジスタ３．４が導通し一致検出線８は放電され接地電
位となる。
し、−数構出線８を“Ｈ”にプリチャージし、ビット線
７に検索データ、ビット線１７に検索データの反転信号
を印加することにより行なう。例えば“１”を検索した
い時は、ビット線７を“Ｈ”、ビット線１７を“Ｌ”に
する。メモリセルに“１″が記憶されている（ノードＮ
、が“Ｈ″、ＮｔがＬ”）場合、トランジスタ４．５が
導通ずるが、トランジスタ３．６は非導通であるので一
致検出線８は“Ｈ”に保たれる。もし“０”が記憶され
ている（ノードＮｔが′Ｌ”、Ｎ２が“Ｈ”）ならトラ
ンジスタ３．４が導通し一致検出線８は放電され接地電
位となる。
従来のＣＡＭは以上のように構成されているので、電源
がオフされるとデータが消えてしまうという欠点があっ
た。
がオフされるとデータが消えてしまうという欠点があっ
た。
この発明は上記のような従来のものの問題点を解消する
ためになされたもので、電源オフ時のデータの消失を防
止することができる、不揮発性のＣＡＭを得ることを目
的とする。
ためになされたもので、電源オフ時のデータの消失を防
止することができる、不揮発性のＣＡＭを得ることを目
的とする。
この発明に係るＣＡＭは、ＣＡＭのフリップフロップ部
（ＳＲＡＭ部）をＮＶＲＡＭ等の不揮発性ＲＡＭで置き
換えたものである。
（ＳＲＡＭ部）をＮＶＲＡＭ等の不揮発性ＲＡＭで置き
換えたものである。
この発明においては、ＣＡＭのフリップフロップ部をＮ
ＶＲＡＭとしたので、セルの記憶情報を揮発してしまう
ことなく記憶できる。
ＶＲＡＭとしたので、セルの記憶情報を揮発してしまう
ことなく記憶できる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による内容アドレスメモリを示し
、図において、９．１０は選択トランジスタ、１１はフ
ローティングゲート型ＥＥＦＲＯＭメモリトランジスタ
、１２はモード切換えトランジスタ、１３は容量、１４
．１５は一致検出トランジスタである。
図は本発明の一実施例による内容アドレスメモリを示し
、図において、９．１０は選択トランジスタ、１１はフ
ローティングゲート型ＥＥＦＲＯＭメモリトランジスタ
、１２はモード切換えトランジスタ、１３は容量、１４
．１５は一致検出トランジスタである。
トランジスタ９のドレインはビット線７に、ゲートはワ
ード線１６に、ソースはメモリトランジスタ１１のコン
トロールゲート並びに容量１３の一方の電極にそれぞれ
接続され、トランジスタ１０のドレインはビット！１７
に、ゲートはワード線１６に、ソースはメモリトランジ
スタ１１のドレイン並びに容１ｔ１３のもう一方の電極
にそれぞれ接続される。また、トランジスタ１１のソー
スはトランジスタ１２のドレインに接続され、トランジ
スタ１２のゲートはモード選択線１８に、ソースは電源
Ｖｌｌｌにそれぞれ接続される。
ード線１６に、ソースはメモリトランジスタ１１のコン
トロールゲート並びに容量１３の一方の電極にそれぞれ
接続され、トランジスタ１０のドレインはビット！１７
に、ゲートはワード線１６に、ソースはメモリトランジ
スタ１１のドレイン並びに容１ｔ１３のもう一方の電極
にそれぞれ接続される。また、トランジスタ１１のソー
スはトランジスタ１２のドレインに接続され、トランジ
スタ１２のゲートはモード選択線１８に、ソースは電源
Ｖｌｌｌにそれぞれ接続される。
トランジスタ１４のドレインはビット線７に、ゲートは
容量１３の一方の電極に、ソースは一致検出線８に接続
される。トランジスタ１５のドレインはビット線１７に
、ゲートは容量１３のもう一方の電極に、ソースは一数
構出′４１Ａ８にそれぞれ接続される。
容量１３の一方の電極に、ソースは一致検出線８に接続
される。トランジスタ１５のドレインはビット線１７に
、ゲートは容量１３のもう一方の電極に、ソースは一数
構出′４１Ａ８にそれぞれ接続される。
次に動作について説明する。
ＲＡＭ動作時はモード選択＆ｉ１８は“Ｌ′となり、選
択トランジスタ９．ｌＯと容量１３とから構成される２
Ｔｒ＋ＩＣ構成のＤＲＡＭとなる。
択トランジスタ９．ｌＯと容量１３とから構成される２
Ｔｒ＋ＩＣ構成のＤＲＡＭとなる。
“１”が記憶されている時はノードＮｌｌが“Ｈ”、Ｎ
、ｔが“Ｌ゛であり、“θ″が記憶されている時はノー
ドＮＩＩが“Ｌ”、Ｎ１１が“Ｈ”となる。検索を行な
う時はビット線７に検索データ、ビ・ノド１１７に検索
データの反転信号を印加するとともにワード線１６を“
Ｌ”にし−数構出ｖＡ８を“Ｈ“にプリチャージする。
、ｔが“Ｌ゛であり、“θ″が記憶されている時はノー
ドＮＩＩが“Ｌ”、Ｎ１１が“Ｈ”となる。検索を行な
う時はビット線７に検索データ、ビ・ノド１１７に検索
データの反転信号を印加するとともにワード線１６を“
Ｌ”にし−数構出ｖＡ８を“Ｈ“にプリチャージする。
検索データと記憶データとが一致すると一致検出線８は
“Ｈ″を保ち、一致しなければ放電され６Ｌ”となる。
“Ｈ″を保ち、一致しなければ放電され６Ｌ”となる。
不揮発性記憶はＤＲＡＭのデータをセンスアンプ（図示
せず）でセンス、ラッチし、ラッチされたデータをもと
に高圧スイッチ（図示せず）を活性化し、ビット線７も
しくはビット線１７を高圧に立上げることにより行なう
、この操作によりメモリトランジスタ１１のフローティ
ングゲートに電子を注入し、もしくはフローティングゲ
ートから電子を除去する。メモリトランジスタ１１に記
憶れたデータをＤＲＡＭに移すには、メモリトランジス
タ１１のフローティングゲートに電子が注入され、しき
い値が高くなっているか、電子が除去され、しきい値が
低くなっているかをセンスアンプで検出し、ＤＲＡＭに
書込むことにより行なう。
せず）でセンス、ラッチし、ラッチされたデータをもと
に高圧スイッチ（図示せず）を活性化し、ビット線７も
しくはビット線１７を高圧に立上げることにより行なう
、この操作によりメモリトランジスタ１１のフローティ
ングゲートに電子を注入し、もしくはフローティングゲ
ートから電子を除去する。メモリトランジスタ１１に記
憶れたデータをＤＲＡＭに移すには、メモリトランジス
タ１１のフローティングゲートに電子が注入され、しき
い値が高くなっているか、電子が除去され、しきい値が
低くなっているかをセンスアンプで検出し、ＤＲＡＭに
書込むことにより行なう。
第２図に本発明の第２の実施例を示す。
本実施例は一致検出部をトランジスタ１９〜２２から構
成し、トランジスタ１９．２１のドレインを接地し、ト
ランジスタ２０．２２のソースに一致検出線を接続する
ようにしたもので、このように構成しても効果は第１の
実施例と同一である。
成し、トランジスタ１９．２１のドレインを接地し、ト
ランジスタ２０．２２のソースに一致検出線を接続する
ようにしたもので、このように構成しても効果は第１の
実施例と同一である。
またトランジスタ１９もしくは１４のゲートに１０のソ
ースを、トランジスタ２１もしくは１５のゲートに９の
ソースを接続し、−敗検索時、ビット線に検索データの
反転信号、ビット線１７に検索データを印加するように
構成してもよく、第１の実施例と同様の効果を奏する。
ースを、トランジスタ２１もしくは１５のゲートに９の
ソースを接続し、−敗検索時、ビット線に検索データの
反転信号、ビット線１７に検索データを印加するように
構成してもよく、第１の実施例と同様の効果を奏する。
以上のように、この発明に係る内容アドレスメモリによ
れば、不揮発性記憶の可能なりＲＡＭにＣＡＭの機能を
付加したので、不揮発なＣＡＭを構成できるという効果
がある。
れば、不揮発性記憶の可能なりＲＡＭにＣＡＭの機能を
付加したので、不揮発なＣＡＭを構成できるという効果
がある。
第１図は本発明の第１の実施例による内容アドレスメモ
リを示す図、第２図は本発明の第２の実施例を示す図、
第３図は従来の不揮発性のＣＡＭを示す図である。 図おいて、１はＭＯＳスタティックＲＡＭ部、１ａはフ
リップフロップ、２は一致検出部、３〜６は一致検出ト
ランジスタ、７はビット線、８は一致検出線、９．１０
は選択トランジスタ、１１はＥＥＦＲＯＭメモリトラン
ジスタ、１２はモード切換えトランジスタ、１３は容量
、１４．１５．１９〜２２は一致検出トランジスタ、１
６はワード線、１７はビット線、１８はモード選択線で
ある。
リを示す図、第２図は本発明の第２の実施例を示す図、
第３図は従来の不揮発性のＣＡＭを示す図である。 図おいて、１はＭＯＳスタティックＲＡＭ部、１ａはフ
リップフロップ、２は一致検出部、３〜６は一致検出ト
ランジスタ、７はビット線、８は一致検出線、９．１０
は選択トランジスタ、１１はＥＥＦＲＯＭメモリトラン
ジスタ、１２はモード切換えトランジスタ、１３は容量
、１４．１５．１９〜２２は一致検出トランジスタ、１
６はワード線、１７はビット線、１８はモード選択線で
ある。
Claims (1)
- （１）各ビットのメモリセルを第１、第２の選択トラン
ジスタ、ＥＥＰＲＯＭメモリトランジスタモード切換え
トランジスタ、第１、第２の一致検出トランジスタから
構成し、 第１の選択トランジスタのドレインを第１のビット線に
、ゲートをワード線に、ソースをメモリトランジスタの
コントロールゲートにそれぞれ接続し、 第２の選択トランジスタのドレインを第２のビット線に
、ゲートをワード線に、ソースをメモリトランジスタの
ドレインにそれぞれ接続し、第１の一致検出トランジス
タのドレインを第１のビット線に、ゲートを第１の選択
トランジスタのソースに、ソースを一致検出線にそれぞ
れ接続し、 第２の一致検出トランジスタのドレインを第２のビット
線に、ゲートを第２の選択トランジスタのソースに、ソ
ースを一致検出線にそれぞれ接続してなることを特徴と
する内容アドレスメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1834388A JPH01192089A (ja) | 1988-01-28 | 1988-01-28 | 内容アドレスメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1834388A JPH01192089A (ja) | 1988-01-28 | 1988-01-28 | 内容アドレスメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01192089A true JPH01192089A (ja) | 1989-08-02 |
Family
ID=11969012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1834388A Pending JPH01192089A (ja) | 1988-01-28 | 1988-01-28 | 内容アドレスメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01192089A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5347483A (en) * | 1992-03-06 | 1994-09-13 | Sharp Kabushiki Kaisha | Non-volatile associative memory with low transistor count |
-
1988
- 1988-01-28 JP JP1834388A patent/JPH01192089A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5347483A (en) * | 1992-03-06 | 1994-09-13 | Sharp Kabushiki Kaisha | Non-volatile associative memory with low transistor count |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4813018A (en) | Nonvolatile semiconductor memory device | |
| US5111427A (en) | Nonvolatile content-addressable memory and operating method therefor | |
| US5040146A (en) | Static memory cell | |
| EP0209050B1 (en) | Semiconductor memory capable of executing logical operation | |
| KR100369278B1 (ko) | 연상 메모리(ｃａｍ) | |
| US5949720A (en) | Voltage clamping method and apparatus for dynamic random access memory devices | |
| US6373739B1 (en) | Quad CAM cell with minimum cell size | |
| JP2000076870A (ja) | 強誘電体キャパシタを備えた不揮発性ｄｒａｍ | |
| JPS63192146A (ja) | メモリの読出し回路 | |
| US4805151A (en) | Nonvolatile semiconductor memory device | |
| JPH0346194A (ja) | 内容アドレスメモリセル | |
| JPS6044751B2 (ja) | 動的半導体メモリ | |
| JP2728819B2 (ja) | 半導体集積回路 | |
| EP0306519B1 (en) | Current sensing differential amplifier | |
| US5126968A (en) | Content addressable semiconductor memory device and operating method therefor | |
| US4380055A (en) | Static RAM memory cell | |
| JP2621411B2 (ja) | 不揮発性半導体記憶装置 | |
| US5347483A (en) | Non-volatile associative memory with low transistor count | |
| JPH01192089A (ja) | 内容アドレスメモリ | |
| JPH01194196A (ja) | 内容アドレスメモリ | |
| JP3048608B2 (ja) | 半導体記憶装置 | |
| JP2000048576A (ja) | 半導体集積回路装置 | |
| US6859377B2 (en) | Dynamic associative memory device | |
| JPS6223396B2 (ja) | ||
| JPH10135417A (ja) | 強誘電体記憶装置 |