JPH01191916A - System resetting control circuit - Google Patents
System resetting control circuitInfo
- Publication number
- JPH01191916A JPH01191916A JP63016213A JP1621388A JPH01191916A JP H01191916 A JPH01191916 A JP H01191916A JP 63016213 A JP63016213 A JP 63016213A JP 1621388 A JP1621388 A JP 1621388A JP H01191916 A JPH01191916 A JP H01191916A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microcomputer
- input
- microprocessor
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサ及びマイクロコンピュー
タにおける、初期化を行うための回路方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit system for initializing a microprocessor and a microcomputer.
従来のマイクロプロセッサ又は、マイクロコンピュータ
の初期化を行うための方式は、第2図に示すように、外
部から初期化を行うための入力信号と、電源が投入され
である状態になった場合等の、内部で自動的に作られた
信号とが、オアー論理で1つになり内部回路を初期化を
行う方式であった。As shown in Figure 2, the conventional method for initializing a microprocessor or microcomputer is to input an external input signal for initialization, and when the power is turned on and a certain state is reached. This was a method in which the internally automatically generated signals were combined using OR logic to initialize the internal circuit.
しかし前述した従来の方式は、マイクロプロセッサ又は
マイクロコンピュータそのもの、又はそれを用いたシス
テムの初期化において、外部から強制的に働かされたも
のなのか、電源投入時等における内部で自動的に働いた
ものなのかの区別ができず、マイクロプロセッサ又はマ
イクロコンピュータを用いて、システムを作り、プログ
ラムによりそのシステムに所望の機能を働かせる時、そ
れら複数の要因によるシステムの初期化が同一のものに
なるという問題点があった。つまりシステムの応用によ
っては、外部からマイクロプロセッサ又はマイクロコン
ピュータのシステムリセット入力へ信号を入力する場合
のシステムの初期化と、電源の状態等による内部での自
動的に発生する信号による初期化とは、通常のプログラ
ムの処理において異なる処理を希望する場合が多いわけ
であるが、その区別ができないため、それらは不可能で
あるといった欠点があった。However, the conventional methods described above are either forced to work from the outside during the initialization of the microprocessor or microcomputer itself, or the system using it, or are they worked automatically internally when the power is turned on, etc. It is said that when a system is created using a microprocessor or microcomputer, and a program is used to make the system perform the desired function, the initialization of the system due to these multiple factors becomes the same. There was a problem. In other words, depending on the application of the system, system initialization involves inputting a signal from the outside to the system reset input of a microprocessor or microcomputer, and initialization by a signal automatically generated internally depending on the power supply status, etc. Although there are many cases in which different processing is desired in normal program processing, it is impossible to do so because it is not possible to distinguish between them.
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、マイクロプロセラサスはマイク
ロコンピュータを用いたシステムにおいて、内部回路に
より自動的に発生した信号によりシステム初期化する場
合と、外部信号からの要求によりシステムを初期化する
場合と、を区別する手段を提供し、それをソフトウェア
により判断しそれらの場合に、異なった処理を可能とす
るマイクロプロセッサ又はマイクロコンピュータを提供
することにある。The present invention is intended to solve these problems, and its purpose is to provide a microprocessor system that can be used to initialize a system using a signal automatically generated by an internal circuit in a system using a microcomputer. To provide a microprocessor or microcomputer that provides means for distinguishing between the case where the system is initialized by a request from an external signal and the case where the system is initialized by a request from an external signal, and which can be determined by software and perform different processing in those cases. It is in.
本発明のマイクロプロセッサ又はマイクロコンピュータ
は、
a)CPUを1チップ化したマイクロプロセッサ及びC
PU以外にROM、RAM、入出力機能を1チップ化し
たマイクロコンピュータにおいて、b)内部回路(ハー
ドウェア)を初期化させるための外部入力端子(システ
ムリセット入力端子)による回路と、
c)を源の立ち上がり時又は、内部回路のある種の粂件
下(たとえば、CPUの暴走が検出された時など)で、
自動的に、内部回路(ハードウェア)を初期化させるた
めの回路(内部リセット回路)と、
d)その初期化を起こした原因がシステムリセット入力
によるものなのか、内部リセット回路によるものなのか
、それとも両者によるものなのがか識別できるフラグを
少なくとも具備したことを特徴とする。The microprocessor or microcomputer of the present invention includes: a) a microprocessor in which a CPU is integrated into one chip;
In a microcomputer that has ROM, RAM, and input/output functions in one chip in addition to the PU, b) a circuit using an external input terminal (system reset input terminal) for initializing the internal circuit (hardware), and c) a source At startup or under certain conditions of the internal circuit (for example, when CPU runaway is detected),
A circuit (internal reset circuit) that automatically initializes the internal circuit (hardware), and d) Whether the initialization was caused by the system reset input or by the internal reset circuit. The present invention is characterized in that it includes at least a flag that allows identification of whether it is caused by both.
本発明の上記の構成によれば、そのマイクロプロセッサ
又はマイクロコンピュータを用いたシステムにおいて、
内部回路により自動的に発生した信号によりシステムを
初期化する場合と、外部からの要求によりシステムを初
期化する場合と、を区別する手段を提供し、それをソフ
トウェアにより判断しそれらの場合に異なった処理を可
能とする応用ができる。According to the above configuration of the present invention, in the system using the microprocessor or microcomputer,
Provides a means to distinguish between cases in which the system is initialized by a signal automatically generated by an internal circuit and cases in which the system is initialized by an external request, and software determines the difference between the cases. It can be applied to enable further processing.
第1図は、本発明の実施例における構成図である。第1
図において、23はマイクロコンピュータである。10
は、マイクロコンピュータの処理の中心部である、マイ
クロプロセッサである。マイクロコンピュータは、10
のマイクロプロセッサと、11の入出力部と、12のR
OPvlと13のRAMにより構成される。又マイクロ
コンピュータは、11の入出力部を介し、24の外部入
出力と又21のシステムリセット入力端子を介し、22
の外部リセット発生回路と結ばれる。FIG. 1 is a block diagram of an embodiment of the present invention. 1st
In the figure, 23 is a microcomputer. 10
is a microprocessor, which is the central processing part of a microcomputer. The microcomputer is 10
microprocessor, 11 input/output units, and 12 R
It is composed of OPvl and 13 RAMs. In addition, the microcomputer has 11 input/output sections, 24 external input/output terminals, 21 system reset input terminals, and 22 input/output terminals.
Connected to external reset generation circuit.
16は、外部リセット発生回路より発生した外部リセッ
ト信号をラッチしソフトウェアにて判断するためのフラ
グを発生させるための回路で、19は、そのフラグがマ
イクロプロセッサ内部へつながる端子である。15は、
内部回路にて、発生したリセット用の信号をラッチしソ
フトウェアにて判断するためのフラグを発生させるため
の回路で、18は、そのフラグがマイクロプロセッサ内
部へつながる端子である。16 is a circuit for latching an external reset signal generated by an external reset generating circuit and generating a flag for determination by software; 19 is a terminal through which the flag is connected to the inside of the microprocessor. 15 is
A circuit latches a reset signal generated in an internal circuit and generates a flag for determination by software, and 18 is a terminal through which the flag is connected to the inside of the microprocessor.
17は、内部又は、外部にて発生したシステムリセット
用信号を受けるORでその出力は、2゜の端子を介して
プロセッサ内部へ導かれ、プロセッサは、所定の状態へ
初期化される。Reference numeral 17 denotes an OR which receives a system reset signal generated internally or externally, and its output is led into the processor through a 2° terminal, and the processor is initialized to a predetermined state.
14はプロセッサの状態によりシステムリセット信号を
、プロセッサの内部回路により自動的に発生させるため
の回路である。Reference numeral 14 denotes a circuit for automatically generating a system reset signal by the internal circuit of the processor depending on the state of the processor.
以上のように本発明によれば、マイクロプロセッサ又マ
イクロコンピュータを用いたシステムの初期化に対し、
外部°から要求する場合と内部からの自動的な要因とを
、各々別々のフラグが対応するためそれをソフトウェア
にて判断することにより、マイクロプロセッサ又は、マ
イクロコンピュータを用いたシステムにおいて、外部か
らの要求にてそのシステムをある状態に初期化すること
も、又マイクロプロセッサ内部の状態の変化時に、その
システムを上記と異なった別の状態に初期化することも
できるという効果を有する。As described above, according to the present invention, for the initialization of a system using a microprocessor or microcomputer,
Separate flags correspond to requests from the outside and automatic factors from the inside, so by determining this in software, a system using a microprocessor or microcomputer can handle requests from the outside. It has the advantage that the system can be initialized to a certain state upon request, and also that the system can be initialized to a different state upon a change in the internal state of the microprocessor.
またこれらの効果を使うことにより、外部リセット入力
端子からの信号は、マイクロプロセッサにおいて最も優
先度の高い割込み信号と等価とすることもでき、マイク
ロプロセッサ又は、マイクロコンピュータを用いたシス
テムにおける、割込み制御回路の拡張という効果もある
。Also, by using these effects, the signal from the external reset input terminal can be made equivalent to the interrupt signal with the highest priority in the microprocessor, and can be used for interrupt control in systems using microprocessors or microcomputers. It also has the effect of expanding the circuit.
第1図は本発明の第1の実施例を示す構成図。
第2図は、従来の構成図である。
10・・・マイクロプロセッサ部
11・・・入出力部
12・・・ROM
13・・・RAM
14・・・内部状態検出及びリセット発生回路15・・
・内部リセット用フラグ発生、消去回路
16・・・外部リセット用フラグ発生、消去回路
17・・・OR回路
18・・・端子
19・・・端子
20・・・端子
21・・・端子
22・・・外部リセット発生回路
23・・・マイクロコンピュータ
24・・・外部入出力部
以上
出願人 セイコーエプソン株式会社FIG. 1 is a configuration diagram showing a first embodiment of the present invention. FIG. 2 is a conventional configuration diagram. 10... Microprocessor section 11... Input/output section 12... ROM 13... RAM 14... Internal state detection and reset generation circuit 15...
・Internal reset flag generation, erase circuit 16...External reset flag generation, erase circuit 17...OR circuit 18...terminal 19...terminal 20...terminal 21...terminal 22...・External reset generation circuit 23...Microcomputer 24...External input/output section and above Applicant: Seiko Epson Corporation
Claims (1)
及びCPU以外にROM、RAM、入出力機能を1チッ
プ化したマイクロコンピュータにおいて、 b)内部回路(ハードウェア)を初期化させるための外
部入力端子(システムリセット入力端子)による回路と
、 c)電源の立ち上がり時又は、内部回路のある種の条件
下(たとえばCPUの暴走が検出された時など)で、自
動的に、内部回路(ハードウェア)を初期化させるため
の回路(内部リセット回路)と、 d)その初帰化を起こした原因が、システムリセット入
力によるものなのか、内部リセット回路によるものなの
か、それとも両者によるものなのかが識別でき、ソフト
ウェアにて判別後リセットすることのできるフラグを少
なくとも具備し、機能の異なるシステムリセットをもつ
ことを特徴とするシステムリセット制御回路。(1) a) In a microprocessor in which the CPU is integrated into one chip, and in a microcomputer in which ROM, RAM, and input/output functions are integrated into one chip in addition to the CPU, b) External input terminal for initializing the internal circuit (hardware) c) When the power is turned on or under certain conditions of the internal circuit (for example, when CPU runaway is detected), the internal circuit (hardware) automatically resets. (internal reset circuit); and d) It is possible to identify whether the initial naturalization was caused by the system reset input, the internal reset circuit, or both. , a system reset control circuit comprising at least a flag that can be reset after determination by software, and having a system reset with different functions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63016213A JPH01191916A (en) | 1988-01-27 | 1988-01-27 | System resetting control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63016213A JPH01191916A (en) | 1988-01-27 | 1988-01-27 | System resetting control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01191916A true JPH01191916A (en) | 1989-08-02 |
Family
ID=11910248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63016213A Pending JPH01191916A (en) | 1988-01-27 | 1988-01-27 | System resetting control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01191916A (en) |
-
1988
- 1988-01-27 JP JP63016213A patent/JPH01191916A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2290891B (en) | Multiprocessor system | |
US4890219A (en) | Mode conversion of computer commands | |
US4742452A (en) | Computer system including address driven program interrupt system | |
US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
JPH01191916A (en) | System resetting control circuit | |
US20030023799A1 (en) | Interrupt processing apparatus | |
KR100209595B1 (en) | Device and method of interrupt generation | |
JPS5854418A (en) | Interruption processing system | |
JPS6398010A (en) | Method for distinguishing power application and reset of microcomputer | |
JPH0241551A (en) | Interrupt handling method for specifying destination | |
JPH0683618A (en) | Flag control circuit | |
JPS62186345A (en) | Microprocessor i/o address circuit | |
JPH01161472A (en) | Multiprocessor | |
JPS63174133A (en) | Interruption controller | |
JPH0827712B2 (en) | Micro program loading control system | |
JPH11110231A (en) | Interruption control system | |
JPS61136115A (en) | Basic clock generating circuit of microcomputer system | |
JPH05143361A (en) | Interruption expanding system for general processor | |
JPS62172441A (en) | Runaway detection device for multi cpu system | |
JPH03113639A (en) | Microprocessor system | |
JPH02189667A (en) | Control circuit for microcomputer | |
JPH05143521A (en) | Information processing system and input/output instruction responsing system using the same | |
JPH0830548A (en) | Data collision preventing device | |
JPH01250162A (en) | Memory writing system | |
JPH0229844A (en) | Interruption control system for input/output device |