JPH01191436A - フィルムキャリア - Google Patents
フィルムキャリアInfo
- Publication number
- JPH01191436A JPH01191436A JP1448788A JP1448788A JPH01191436A JP H01191436 A JPH01191436 A JP H01191436A JP 1448788 A JP1448788 A JP 1448788A JP 1448788 A JP1448788 A JP 1448788A JP H01191436 A JPH01191436 A JP H01191436A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film carrier
- stress
- wirings
- breakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000011889 copper foil Substances 0.000 claims description 6
- 239000011888 foil Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 230000035882 stress Effects 0.000 abstract description 10
- 229920001721 polyimide Polymers 0.000 abstract description 7
- 239000004642 Polyimide Substances 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は半導体装置にかかり、特にＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）と呼ばれ
る接続方法に用いるフィルムキャリヤ信頼性に関する。
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）と呼ばれ
る接続方法に用いるフィルムキャリヤ信頼性に関する。
（従来の技術）
ＴＡＢ方式とは、半導体素子上の電極端子上にバリヤメ
タルと呼ばれる多層金属膵を設け、さらにこのバリヤメ
タルの上に電気メツキ法により金属突起（バンプ）を設
ける。そして金属箔配線を設けである一定幅の長尺状ポ
リイミドフィルムを用意し、該金属箔配線と前記金属突
起とを電極端子数に無関係に一括接合するものである。
タルと呼ばれる多層金属膵を設け、さらにこのバリヤメ
タルの上に電気メツキ法により金属突起（バンプ）を設
ける。そして金属箔配線を設けである一定幅の長尺状ポ
リイミドフィルムを用意し、該金属箔配線と前記金属突
起とを電極端子数に無関係に一括接合するものである。
しかしこの方法による接続ではワイヤを使った接続に比
べ接続線の剛性が大きくそのため温度変化等による素子
と接続基板との相対位置移動に対し柔軟性に欠ける。そ
の結果接続リードの破断が問題となる。
べ接続線の剛性が大きくそのため温度変化等による素子
と接続基板との相対位置移動に対し柔軟性に欠ける。そ
の結果接続リードの破断が問題となる。
そこで従来は基板となるポリイミドフィルムにはできる
だけ熱膨張係数の低いものを用いることや高強度の銅箔
を用いることなどで対応してきたが十分ではなかった。
だけ熱膨張係数の低いものを用いることや高強度の銅箔
を用いることなどで対応してきたが十分ではなかった。
（発明が解決しようとする課Ｍ）
前述のように従来はフィルムキャリヤを構成する材料に
ついて十分検討されていなかったため温度サイクル試験
などで、インサーリードやアウターリードで破断を生ず
ることもあった。
ついて十分検討されていなかったため温度サイクル試験
などで、インサーリードやアウターリードで破断を生ず
ることもあった。
本発明は、温度変化に伴うリード内の応力を最小限にと
どめることで、熱疲労破断を生じないようなフィルムキ
ャリヤを提供することを目的としている。
どめることで、熱疲労破断を生じないようなフィルムキ
ャリヤを提供することを目的としている。
（課題を解決するための手段）
フィルム材とリード材の材料特性を最適化することによ
りリード内の熱応力を低減することは可能だが、実際に
は現在使用している材料の特性を大幅に改善するのは難
しい。
りリード内の熱応力を低減することは可能だが、実際に
は現在使用している材料の特性を大幅に改善するのは難
しい。
そこで本発明ではフィルムキャリヤ上の配線の断面形状
に着目し、最適化を計った。
に着目し、最適化を計った。
通常のフィルムキャリヤ実装体は第１図に示すような形
態をしており、ポリイミド基板１上に形成した配線２か
ら連続して突出したリード３が半導体素子４と突起電極
５を介し接続している。このリード３の拡大図を示すと
第２図のようになるが通常そのリード幅すとリード厚さ
ｈは、それぞれ約６０μｓと３０−程度となっている。
態をしており、ポリイミド基板１上に形成した配線２か
ら連続して突出したリード３が半導体素子４と突起電極
５を介し接続している。このリード３の拡大図を示すと
第２図のようになるが通常そのリード幅すとリード厚さ
ｈは、それぞれ約６０μｓと３０−程度となっている。
リードへかかる力Ｗは通常水平面に対し傾きθをもって
働くが０の値は２°〜１５°程度であり、横方向への荷
重成分の方が大きい。従って、リード内応力σσ＝Ｍ／
Ｚ Ｍ：曲げモーメントス：断面係数 を支配する断面係数Ｚはほぼ以下の式で表わせる。
働くが０の値は２°〜１５°程度であり、横方向への荷
重成分の方が大きい。従って、リード内応力σσ＝Ｍ／
Ｚ Ｍ：曲げモーメントス：断面係数 を支配する断面係数Ｚはほぼ以下の式で表わせる。
Ｚ＝ｈｂ”／６
断面積ｈｂを一定とした場合Ｚはｂに比例しｃｃｂ
と表わせる。実際のフィルムキャリヤをモデルにして有
限要素解析を行い、その結果得た荷重Ｗや荷重の方向θ
をもとに、リード内最大応力とｈ／ｂとの関係を第３図
に示した解析温度は一５５℃とした。ポリイミドの熱膨
張係数別に荷重の方向が異なるため特性曲線の形は若干
具なるが、予想通りｈ／ｂの増加とともにリード内最大
応力は増加する。上述したように通常ｂ＝６０． ｈ＝
３０程度を用いているのでｈ／ｂ＝０．５前後となる。
限要素解析を行い、その結果得た荷重Ｗや荷重の方向θ
をもとに、リード内最大応力とｈ／ｂとの関係を第３図
に示した解析温度は一５５℃とした。ポリイミドの熱膨
張係数別に荷重の方向が異なるため特性曲線の形は若干
具なるが、予想通りｈ／ｂの増加とともにリード内最大
応力は増加する。上述したように通常ｂ＝６０． ｈ＝
３０程度を用いているのでｈ／ｂ＝０．５前後となる。
ところで、リードを破断まで至らしめる応力としては。
銅箔の場合、１０００回の繰り返しを前提とし、１０ｋ
ｇ／ｒｍ”前後と考えられるので応力値として１０ ｋ
ｇ ／ ｍｍ ”以下としなければならない。従って現
状のｈ／ｂの値ではまだ危険な領域であり、少なくとｈ
／ｂ ＝０．３５以下にする必要がある。このような傾
向は断面積が他の値であっても同様なことが言える。
ｇ／ｒｍ”前後と考えられるので応力値として１０ ｋ
ｇ ／ ｍｍ ”以下としなければならない。従って現
状のｈ／ｂの値ではまだ危険な領域であり、少なくとｈ
／ｂ ＝０．３５以下にする必要がある。このような傾
向は断面積が他の値であっても同様なことが言える。
（作 用）
上述のようにリードの断面形状をｈ／ｂとすることによ
り、リード内に発生する熱応力を、リード破断に対し安
全な低応力値とすることができる。
り、リード内に発生する熱応力を、リード破断に対し安
全な低応力値とすることができる。
（実施例）
以下、本発明の実施例を図を参照して説明する。
第１図は本発明の一実施例を示す半導体素子実装構造で
ある。（ａ）は側面図、（ｂ）は平面図である。
ある。（ａ）は側面図、（ｂ）は平面図である。
ポリイミド基板１にはヤング率９００ｋｇ／ａｍ”、熱
膨張係数８Ｘ１０−”のものを使用しており、銅箔は通
常の電解箔で１７２オンス（１８ρの厚さ）のものを用
いる。絹箔上にレジストを塗布し、フォトエツチング、
銅箔エツチング、レジスト除去工程を経て、配線パター
ン２を形成しフィルムキャリヤを得る。
膨張係数８Ｘ１０−”のものを使用しており、銅箔は通
常の電解箔で１７２オンス（１８ρの厚さ）のものを用
いる。絹箔上にレジストを塗布し、フォトエツチング、
銅箔エツチング、レジスト除去工程を経て、配線パター
ン２を形成しフィルムキャリヤを得る。
このときのリード３の幅はｓｏｔｍとした。従ってここ
ではｈ／ｂ ＝ １８／６０ ＝ ０．３となっており
、０．３５以下を満足している。突起電極５はＴｉ−Ｗ
−Ａｕのバリヤメタルを介しＡｕメツキ工程により形成
する。
ではｈ／ｂ ＝ １８／６０ ＝ ０．３となっており
、０．３５以下を満足している。突起電極５はＴｉ−Ｗ
−Ａｕのバリヤメタルを介しＡｕメツキ工程により形成
する。
フィルムキャリヤリードにはあらかじめＳｕメツキを施
しておき、リード表面のＳｎとＡｎバンプとを一括に共
晶接合させることで、所望の実装形態が得られる。
しておき、リード表面のＳｎとＡｎバンプとを一括に共
晶接合させることで、所望の実装形態が得られる。
このようにして得られた半導体装置は、一般に行なわれ
る試験環境下及び使用環境下では、リードの破断は発生
しない。
る試験環境下及び使用環境下では、リードの破断は発生
しない。
本発明による材料構成を採用することで、ＴＡＢ方式を
用いた半導体装置の信頼性は幾層的に改善される。
用いた半導体装置の信頼性は幾層的に改善される。
第１図は本発明の一実施例の半導体装構造を示す図、第
２図はリードの形状と荷重の方向を示す立体図、第３図
はリード断面形状比ｈ／ｂとリード内最大応力値の関係
を示す図である。 １、ポリイミド基板 ２、銅箔配線 ３、リード（幅６０ｕｍ、厚さ１８−のもの）４、半導
体素子 ５、突起電極 ２３、リード ２４．突起電極 代理人 弁理士 則 近 憲 佑 同 松山光之 第 ｌ 図 第 ３ 図
２図はリードの形状と荷重の方向を示す立体図、第３図
はリード断面形状比ｈ／ｂとリード内最大応力値の関係
を示す図である。 １、ポリイミド基板 ２、銅箔配線 ３、リード（幅６０ｕｍ、厚さ１８−のもの）４、半導
体素子 ５、突起電極 ２３、リード ２４．突起電極 代理人 弁理士 則 近 憲 佑 同 松山光之 第 ｌ 図 第 ３ 図
Claims (1)
- 複数の金属箔配線が形成された樹脂フィルムと、突起
電極（バンプ）を介して該銅箔配線に接続された半導体
素子とを備えた半導体装置において、該金属箔配線の幅
ｂと厚さｈの関係がｈ／ｂ＝０．３５以下であることを
特徴とするフィルムキャリヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1448788A JPH01191436A (ja) | 1988-01-27 | 1988-01-27 | フィルムキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1448788A JPH01191436A (ja) | 1988-01-27 | 1988-01-27 | フィルムキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191436A true JPH01191436A (ja) | 1989-08-01 |
Family
ID=11862405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1448788A Pending JPH01191436A (ja) | 1988-01-27 | 1988-01-27 | フィルムキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191436A (ja) |
-
1988
- 1988-01-27 JP JP1448788A patent/JPH01191436A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| US5777387A (en) | Semiconductor device constructed by mounting a semiconductor chip on a film carrier tape | |
| US6232661B1 (en) | Semiconductor device in BGA package and manufacturing method thereof | |
| JPH0332914B2 (ja) | ||
| US4635093A (en) | Electrical connection | |
| US6391681B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
| JPH0513504A (ja) | 垂直半導体相互接続方法及び構成体 | |
| JP3243684B2 (ja) | デバイスの実装構造 | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| JPH0558657B2 (ja) | ||
| JPH01191436A (ja) | フィルムキャリア | |
| JPH0529363A (ja) | 配線基板 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JP2000138250A (ja) | 半導体装置およびその製造方法 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| JPH0385740A (ja) | 半導体装置 | |
| JPH03192742A (ja) | 電気回路部品の接続方法 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH05235108A (ja) | フィルムキャリアテープの製造方法 | |
| JPH0414858A (ja) | 電子部品のリード端子構造 |