JPH01191412A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01191412A JPH01191412A JP1473088A JP1473088A JPH01191412A JP H01191412 A JPH01191412 A JP H01191412A JP 1473088 A JP1473088 A JP 1473088A JP 1473088 A JP1473088 A JP 1473088A JP H01191412 A JPH01191412 A JP H01191412A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- substrate
- silicon film
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、工り詳しくは
化学的気相成長法によるエピタキシャルシリコン・多結
晶シリコンの同時成長法に関するものである。
化学的気相成長法によるエピタキシャルシリコン・多結
晶シリコンの同時成長法に関するものである。
従来、この種のエビタ中シャルシリコンψ多結晶シリコ
ン同時成長法は、「特開昭６１−２２０４１８ 。
ン同時成長法は、「特開昭６１−２２０４１８ 。
特開昭６ｌ−２２０４１９Ｊに開示されるものがある。
即ち、シリコン基板上に、ノ臂ターニングされた絶縁膜
を形成し、この絶縁膜上のみに、窒化シリコン膜、多結
晶シリコン膜又はアモルファスシリコン膜を形成した後
、全表面にシリコンを成長させるか、或いは上記絶縁膜
にシリコンイオンを注入し、次に全表面にシリコンを成
長させ、エピタキシャルシリコン膜及び多結晶シリコン
膜を同時成長させるものが公知である。
を形成し、この絶縁膜上のみに、窒化シリコン膜、多結
晶シリコン膜又はアモルファスシリコン膜を形成した後
、全表面にシリコンを成長させるか、或いは上記絶縁膜
にシリコンイオンを注入し、次に全表面にシリコンを成
長させ、エピタキシャルシリコン膜及び多結晶シリコン
膜を同時成長させるものが公知である。
然し乍ら、上述した従来方法においては、パターニング
された絶縁膜上のみに窒化シリコン膜、多結晶シリコン
膜又はアモルファスシリコンＳｔ−ホトリソグラフィー
により選択的に除去するか、或いは絶縁膜形成と同時に
・ぞターニングして形成する工程若しくはシリコンイオ
ン注入工程が必要となる九め、同一装置内での製造がで
きない等その工程が煩雑になり生産性が低下するという
問題点があった。又、シリコンイオン注入工程は、高ド
ーＸ量を必要とするため、生産性が悪くコスト高になる
という問題点があった。
された絶縁膜上のみに窒化シリコン膜、多結晶シリコン
膜又はアモルファスシリコンＳｔ−ホトリソグラフィー
により選択的に除去するか、或いは絶縁膜形成と同時に
・ぞターニングして形成する工程若しくはシリコンイオ
ン注入工程が必要となる九め、同一装置内での製造がで
きない等その工程が煩雑になり生産性が低下するという
問題点があった。又、シリコンイオン注入工程は、高ド
ーＸ量を必要とするため、生産性が悪くコスト高になる
という問題点があった。
本発明の目的は、上述の問題点に鑑み、生産性が向上で
きる半導体装置の製造方法を提供するものである。
きる半導体装置の製造方法を提供するものである。
本発明は、上述した目的を達成するため、シリコン基板
上に、絶縁膜のノセターンを形成する工程と、該絶縁膜
を含む上記シリコン基板の表面上に、非晶質シリコン膜
を形成する工程と、次に、全表面に、シリコンを成長さ
せ、上記絶縁膜上に、多結晶シリコン膜を形成すると同
時に、上記シリコン基板上に、エピタキシャルシリコン
膜を形成する工程とを含むものである。
上に、絶縁膜のノセターンを形成する工程と、該絶縁膜
を含む上記シリコン基板の表面上に、非晶質シリコン膜
を形成する工程と、次に、全表面に、シリコンを成長さ
せ、上記絶縁膜上に、多結晶シリコン膜を形成すると同
時に、上記シリコン基板上に、エピタキシャルシリコン
膜を形成する工程とを含むものである。
本発明においては、絶縁膜及びシリコン基板上に、非晶
質シリコン膜を形成後、エビタギシャルシリフンー多結
晶シリコン同時成長を行なうので、非晶質シリコン膜形
成工程と後工程でのエピタキシャルシリコン−多結晶シ
リコン同時成長とが同一装置内で行なえ、工程が低コス
トで容易化される。
質シリコン膜を形成後、エビタギシャルシリフンー多結
晶シリコン同時成長を行なうので、非晶質シリコン膜形
成工程と後工程でのエピタキシャルシリコン−多結晶シ
リコン同時成長とが同一装置内で行なえ、工程が低コス
トで容易化される。
本発明方法の一実施例を第１図乃至第３図に基づいて説
明する◎ 尚、第１図は本発明方法の工程断面図、第２図は本発明
の処理サイクル図及び第３図は本発明方法を適用したバ
イボーラド２ンソスタの製造工程断面図である。
明する◎ 尚、第１図は本発明方法の工程断面図、第２図は本発明
の処理サイクル図及び第３図は本発明方法を適用したバ
イボーラド２ンソスタの製造工程断面図である。
先ず、第１図（ａ）及び第２図に示す如く、シリコン基
板１１上に、ＬＯＣＯ８法を用いて２００ｎｍ厚の酸化
シリコン膜１２の／＃ターンを形成する。その後、上記
シリコン基板１１を化学的に洗浄し、シリコンエピタ午
シャル装置内に導入した後、水素中における１１５０℃
で１０分の熱処理を行ない表面を清浄化する。尚、この
場合の水素流量は、８０ Ｉ！／ｒｎｉｎである。
板１１上に、ＬＯＣＯ８法を用いて２００ｎｍ厚の酸化
シリコン膜１２の／＃ターンを形成する。その後、上記
シリコン基板１１を化学的に洗浄し、シリコンエピタ午
シャル装置内に導入した後、水素中における１１５０℃
で１０分の熱処理を行ない表面を清浄化する。尚、この
場合の水素流量は、８０ Ｉ！／ｒｎｉｎである。
次に、第１図（ｂ）及び第２図に示す如く、基板温度を
５５０℃に下げ、酸化シリコン膜１２及びシリコン基板
１ｉ上に、非晶質シリコン膜１３を５〜２０ｎｍ厚形成
する。この場合、シリコン基板１１の清浄表面を保持す
るため、基板温度が７５０℃以下では、流量が０．フル
ーｉｎの微量のＨＣ１！が導入され、非晶質シリコン膜
１３は、Ａｒを主成分ガスとし、ＳｉＨ４の濃度が４％
で、流量１２ ’／ｍｉｎの混合ガスの熱分解にＬ９形
成される。又、基板温度６００℃以上では、完全な多結
晶シリコンが形成され、これ＝９温度を下げるに従って
、非晶質シリコンとしての特性を強く示すようになるが
、上記非晶質シリコン膜１３の生成は、ＳｉＨ４の熱分
解であるため、゛基板温度の低下にエリ、成膜速度が小
さくなり、非晶質シリコン膜１３中への不純物濃度が大
きくなり、固相エピタキシャル成長後の後述するエピタ
キシャルシリコン膜Ｌ３ｂ中の結晶欠陥が増大するので
、上記基板温度は、５５０〜５７０℃が好適である。
５５０℃に下げ、酸化シリコン膜１２及びシリコン基板
１ｉ上に、非晶質シリコン膜１３を５〜２０ｎｍ厚形成
する。この場合、シリコン基板１１の清浄表面を保持す
るため、基板温度が７５０℃以下では、流量が０．フル
ーｉｎの微量のＨＣ１！が導入され、非晶質シリコン膜
１３は、Ａｒを主成分ガスとし、ＳｉＨ４の濃度が４％
で、流量１２ ’／ｍｉｎの混合ガスの熱分解にＬ９形
成される。又、基板温度６００℃以上では、完全な多結
晶シリコンが形成され、これ＝９温度を下げるに従って
、非晶質シリコンとしての特性を強く示すようになるが
、上記非晶質シリコン膜１３の生成は、ＳｉＨ４の熱分
解であるため、゛基板温度の低下にエリ、成膜速度が小
さくなり、非晶質シリコン膜１３中への不純物濃度が大
きくなり、固相エピタキシャル成長後の後述するエピタ
キシャルシリコン膜Ｌ３ｂ中の結晶欠陥が増大するので
、上記基板温度は、５５０〜５７０℃が好適である。
而して、第１図（ｃ）及び第２図に示す如く、上記シリ
コン基板１１の温度をエピタキシャル成長温度（ｔｏｏ
ｏ℃）迄上昇させる。エリで、歌化シリコン膜１２上の
非晶質シリコン膜１３は、多結晶シリコンｒｌＡ ｌ
３ ａ Ｋなり、シリコン基板１１の露出表面上の非晶
質シリコン膜１３は、固相エピタキシャル成長によりエ
ピタキシャルシリコン［１３ｂになる。
コン基板１１の温度をエピタキシャル成長温度（ｔｏｏ
ｏ℃）迄上昇させる。エリで、歌化シリコン膜１２上の
非晶質シリコン膜１３は、多結晶シリコンｒｌＡ ｌ
３ ａ Ｋなり、シリコン基板１１の露出表面上の非晶
質シリコン膜１３は、固相エピタキシャル成長によりエ
ピタキシャルシリコン［１３ｂになる。
しかる後、第１図（ｄ）及び第２図に示す如く、上記多
結晶シリコン膜１３ａ上に、多結晶シリコン膜１４ａを
、上記エピタ午シャルシリコン膜ｔａｂ上に、エピタキ
シャルシリコン膜１４ｂを、基板温度を１０００℃に保
持し、Ｈ，中でＳｉＨ４の熱分解に工りシリコンを成長
させ、夫々同時に成長させる。
結晶シリコン膜１３ａ上に、多結晶シリコン膜１４ａを
、上記エピタ午シャルシリコン膜ｔａｂ上に、エピタキ
シャルシリコン膜１４ｂを、基板温度を１０００℃に保
持し、Ｈ，中でＳｉＨ４の熱分解に工りシリコンを成長
させ、夫々同時に成長させる。
尚、この場合、ガス流量は、Ｈ３が８０’／ｍｉｎ％Ｓ
ｉＨ。
ｉＨ。
が４〇−／ｍｉｎである。
久に、かかる製造方法をパイポーラトランソスタの製造
工程に適用し比例を述べる。
工程に適用し比例を述べる。
先ず、第３図（ａ）に示す如く、Ｐ型シリコン基板２１
上に、 Ｎ”ｆｆｉ、ｔｌｉ込拡散拡散層２２属し、さ
らに。
上に、 Ｎ”ｆｆｉ、ｔｌｉ込拡散拡散層２２属し、さ
らに。
Ｎ型シリコ７層２３を０．５μｍ厚エピタキシャル成長
させる。その後、酸化シリコン膜２４を形成することに
ニジ各能動憤域を分離する。
させる。その後、酸化シリコン膜２４を形成することに
ニジ各能動憤域を分離する。
次いで、第３図（ｂ）に示す如く、上記シリコン基板２
１上に、非晶質シリコンを０．５μｍ厚形成後、全表面
にシリコンを成長させ、酸化シリコン膜２４上に、多結
晶シリコン膜２５を成長すると同時に、シリコン基板２
１の露出表面上には、エビタ午シャル成長を以てエピタ
キシャルシリコン膜２６を成長させる。その後、多結晶
シリコン膜２５及びエピタキシャルシリコン膜２６のエ
ツチングを以てペース・エミッタ領域、ペース・コンタ
クト部及びコレクタ・コンタクト部を残し、他の部分を
除去する。
１上に、非晶質シリコンを０．５μｍ厚形成後、全表面
にシリコンを成長させ、酸化シリコン膜２４上に、多結
晶シリコン膜２５を成長すると同時に、シリコン基板２
１の露出表面上には、エビタ午シャル成長を以てエピタ
キシャルシリコン膜２６を成長させる。その後、多結晶
シリコン膜２５及びエピタキシャルシリコン膜２６のエ
ツチングを以てペース・エミッタ領域、ペース・コンタ
クト部及びコレクタ・コンタクト部を残し、他の部分を
除去する。
続いて、第３図（ｅ）に示す如く、シリコン基板２１上
に、層間絶縁膜としての酸化シリコン膜２７を０．６μ
ｍ厚堆積し、エミッタ窓及びコレクタ窓を夫夫開孔する
。その後、Ａｓのイオン注入にぶりエミッタ領域及びコ
レクタ・コンタクト部を形成し、最後にペース・コンタ
クト窓を開孔してＭ電極２８を形成し、パイポーラトラ
ンソスタが完成する。
に、層間絶縁膜としての酸化シリコン膜２７を０．６μ
ｍ厚堆積し、エミッタ窓及びコレクタ窓を夫夫開孔する
。その後、Ａｓのイオン注入にぶりエミッタ領域及びコ
レクタ・コンタクト部を形成し、最後にペース・コンタ
クト窓を開孔してＭ電極２８を形成し、パイポーラトラ
ンソスタが完成する。
尚、この場合、必要に応じて上記酸化シリコン膜２７及
びＭ電極２８の形成を繰り返しても良い。
びＭ電極２８の形成を繰り返しても良い。
以上説明したように本発明に工れば、エピタキシャルシ
リコン−多結晶シリコン同時成長工程の前に、非晶質シ
リコン膜を形成するので、絶縁膜上においても凹凸の小
さい良好な多結晶シリコン膜が容易に形成できる他、こ
の非晶質シリコン膜形成工程に用いる装置は、エピタキ
シャルシリコン−多結晶シリコン同時成長に用いる装置
と同一であるため、工程が簡易になり、低コストで生産
性が向上できると共に、デバイスの時性が向上できる等
の特有の効果により上述の課題を解決し得る。
リコン−多結晶シリコン同時成長工程の前に、非晶質シ
リコン膜を形成するので、絶縁膜上においても凹凸の小
さい良好な多結晶シリコン膜が容易に形成できる他、こ
の非晶質シリコン膜形成工程に用いる装置は、エピタキ
シャルシリコン−多結晶シリコン同時成長に用いる装置
と同一であるため、工程が簡易になり、低コストで生産
性が向上できると共に、デバイスの時性が向上できる等
の特有の効果により上述の課題を解決し得る。
第１図乃至第３図は本発明方法に係る一実施例を示すも
ので、第１図は不発明方法の工程断面図、第２図は本発
明方法の処理サイクル図、第３図は本発明方法を適用し
たバイポーラトランソスタの製造工程断面図である。 ｉｔ・・・シリコン基板、１２・・・酸化シリコン膜、
１３・・・非晶質シリコン膜、１３ａ、１４ａ・・・多
結晶シリコン！、１３ｂ、１４ｂ・・・エピタキシャル
シリコン膜。 ｉ＜６０月名）ｔの工第１肘ｄヵ国 第１図
ので、第１図は不発明方法の工程断面図、第２図は本発
明方法の処理サイクル図、第３図は本発明方法を適用し
たバイポーラトランソスタの製造工程断面図である。 ｉｔ・・・シリコン基板、１２・・・酸化シリコン膜、
１３・・・非晶質シリコン膜、１３ａ、１４ａ・・・多
結晶シリコン！、１３ｂ、１４ｂ・・・エピタキシャル
シリコン膜。 ｉ＜６０月名）ｔの工第１肘ｄヵ国 第１図
Claims (1)
- 【特許請求の範囲】 シリコン基板上に、絶縁膜のパターンを形成する工程
と、 該絶縁膜を含む上記シリコン基板の表面上に、非晶質シ
リコン膜を形成する工程と、 次に、全表面に、シリコンを成長させ、上記絶縁膜上に
、多結晶シリコン膜を形成すると同時に、上記シリコン
基板上に、エピタキシャルシリコン膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1473088A JPH01191412A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1473088A JPH01191412A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191412A true JPH01191412A (ja) | 1989-08-01 |
Family
ID=11869246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1473088A Pending JPH01191412A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
-
1988
- 1988-01-27 JP JP1473088A patent/JPH01191412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01165172A (ja) | 薄膜トランジスターの製造方法 | |
| JPH01191412A (ja) | 半導体装置の製造方法 | |
| JPH10511507A (ja) | 選択的に堆積された半導体領域を有する半導体装置の製造 | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| JPH04237134A (ja) | エピタキシャルウェハーの製造方法 | |
| JPS6164119A (ja) | 半導体装置の製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JPS61183923A (ja) | エピタキシヤル層の形成方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 | |
| JP3112796B2 (ja) | 化学気相成長方法 | |
| JPS6024013A (ja) | 半導体装置の製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JP2003528443A5 (ja) | ||
| JPS61203682A (ja) | 半導体装置及びその製造方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPS6248014A (ja) | 半導体層の固相成長方法 | |
| JPS62263627A (ja) | 半導体用基板の製造方法 | |
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JPH0354830A (ja) | 半導体装置及びその製造方法 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPH03220763A (ja) | 半導体装置の製造方法 |