JPH01189977A

JPH01189977A - 半導体光メモリ

Info

Publication number: JPH01189977A
Application number: JP63015114A
Authority: JP
Inventors: Kenichi Kasahara; 健一笠原; Yoshiharu Tashiro; 田代　義春; Mitsunori Sugimoto; 杉本　満則
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-25
Filing date: 1988-01-25
Publication date: 1989-07-31
Anticipated expiration: 2010-09-06
Also published as: JPH0783160B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像処理や光コンピュータ等に必要とされる半
導体光メモリに関する。

（従来技術とその問題点）微少なトリガ光によって、レーザ発振をおこし、トリガ
光が無くなった後でも発振し、続けるような機能を備え
た、半導体光メモリは、これからの光交換や並列光情報
処理システムを構成する際に不可欠なキー・デバイスで
ある。この様な機能を有するデバイスとしてレーザ・サ
イリスタが知られており、ソリッド・ステート・エレク
トロニクス（Ｓｏｌｉｄ−３ｔａｔｅ　Ｅｌｅｃｔｒｏ
ｎｉｃｓ　）　３０巻、１号、１９８７年の第５３頁〜
第５７頁に詳細が報告されている。第３図は°、その層
構造め概略を示したものである。ｐｎｐｎサイリスタ構
造が基本となっているが、その一部に禁制帯幅が狭い活
性層２０を設け、ダブル・ヘテロ障壁を作っである。サ
イリスタに光を照射すると、オンする。オフでは電流が
殆んど流れない状態にあったものが、オンすることによ
って、たくさんの電流がサイリスタを流れるようになる
。この電流によって、キャリアが活性層２０に注入され
る。通常の半導体レーザで行われるように反射ミラーを
形成しておけば、レーザ発振が生ずる。即ち、トリガ光
によって、レーザ発振を誘起させ、その状態を維持する
ことが可能となるわけで、一種の光メモリが実現される
。従来構造の問題点は、活性層をむりやりに、サイリス
タ構造の中に入れたがために、半導体レーザとしての特
性と、サイリスタとしての特性をそれぞれ、独立に最適
化できないことにあった。

例えばサイリスタの特性では、オフからオンになる電圧
（スイッチング電圧、Ｖｓ）が重要となる。Ｖｓが高く
なると、使用する電源電圧を高くしなければならず、応
用上、好ましくない、サイリスタの利得、特に、ｎｐｎ
）ランジスタ部の電流利得を上げれば、Ｖｓを下げられ
る。ｎｐｎ）ランジスタの電流利得は、更にこの中のｐ
層（２１及び２２）の厚さや、不純物濃度に大きく影響
され、層厚が薄い方が利得は大きくなる。一方、ｐｌは
、半導体レーザとして観た時には、クラッド層として働
く、そして、光の閉じ込め係数を大きくして、発振しき
い電流を下げるためには、成る程度の層厚が必要となる
。ところが第２図の従来構造では層厚に対する両者の要
求を満足させることはできなかった。

従来構造の別の問題点は、横方向の最適構造が、うまく
整合しない、ということである。半導体レーザのしきい
電流を下げるには、横モード制御し、それなりの断面構
造を形成しなければならい、横モード制御には、種々の
構造が提案されているが、サイリスタの内部に活性層を
入れてしまうと、そういったものが、うまく適用できな
くなってしまう。

（問題を解決するための手段）本発明はｎ型半導体から成るカソード領域とｐ型半導体
から成るアノード領域とで禁制帯巾が前記カソード及び
アノード領域のそれ以下の大きさを有する半導体層から
成るゲート領域を挾んで成るｐｎｐｎ光サイリスタと、
活性層を該活性層よりも禁制帯巾の広いクラッド層で挾
み込んだダブルヘテロ接合レーザとより構成される光メ
モリにおいて、前記光サイリスタのアノード領域上に共
に高濃度にドーピングされたｎ型半導体層とｎ型半導体
層、及び前記レーザーが順次積層されるか、もしくはカ
ソード領域上に共に高濃度にドーピングされたｎ型半導
体層とｎ型半導体層と前記レーザーが順次積層されてお
り、さらにこれら高濃度にドーピングされたｎ型半導体
層とｎ型半導体層はそのｐｎ接合においてビルトイン電
圧程度でツェナー降伏する程度に高濃度であることを特
徴とする半導体光メモリを提供するものである。

（作用）サイリスタ構造を有する第１の積層構造体の受光層で、
トリガ光を受けてオンさせ、流れる電流で第２の積層構
造体をレーザ発振させる。

第１の積層構造体と、レーザ作用を生じさせるための第
２の積層構造体とが独立に形成されているので、従来例
の様に個々の特性を損うことなく設計が自由にできる。

第１の積層構造体と第２の積層構造体とは、どちらか一
方のｐＪＧと、もうどちらか一方のｎ層とでつながるこ
とになる。全体は順方向にバイアスして使うことになる
が、その際、上記の隣接したｐｎ層には、逆バイアスが
かかる。第１の積層構造体と第２の積層構造体を別々に
切り離して、電気的に結線したかの如き素子特性を得た
いわけであるが、単に積んだだけではこのｐｎ接合が悪
さをして期待した特性が得られない、それを、本発明の
様に高濃度ドーピングすることによって、等価的に直列
に電気結線したかの如き、効果が得られる。第１の積層
構造体と第２の積層構造体を連続的に積層し、形成した
後で、問題としているｐ層とｎ層をそれぞれ露出させ、
プロセスで内部結線することも考えられるが、そういう
方法ではメサエッチングや、蒸着、バターニング等の余
分なプロセス工程が必要で、歩留り等も低下し、好まし
くない。

ｐｎ接合のツェナー降伏によるトンネル電流密度で表わ
される。Ａ、Ｂは定数、εは接合部の電界、Ｅｇは禁制
帯幅、■は印加電圧である。ビルト・イン電圧■ｂ１程
度の電圧が加わっている時にはＶ＝Ｖ１　　　　　　　　　・・・（２１となる。（３
）式でＣ３は比誘電率、Ｎｂはｐ、ｎ層のドーピング濃
度である（但し、簡単のために接合は急峻で、２層とｎ
層は同じ量だけドーピングされているとする。）（２１
，（３１式を（１）式に入れ、Ｊ、値が成る値以上にな
るという条件より、Ｎｂを求めることができる。具体的
な値は実施例にて述べる。

（実施例）第１図は本発明に係わる一実施例である。

同図に於いて、１２３は第１の積層構造体、１２４は第
２の積層構造体である。具体的には、１１１はｎ−Ｇａ
Ａｓ、１１２はバッファ用に成長したｎ−ＧａＡｉ（ｄ
＝０．５μｍ、Ｎ＝　２Ｘ１０１８Ｃ１ｌ−’）　　、
　１１３　　はｎ−＾１０，４Ｇａｇ、６Ａｓ（１μｍ
、５Ｘ１０１）Ｃｍ−’）　、１１４はｐ型ゲート層と
なるｐ−ＧａＡｓ（５０λ、ＩＸＩ（１”０１１１−’
）　、１１５はｎ型ゲート層となり、且つ、受光層とし
て働（ｎ−ＧａＡｓ（１μ　ｍ　、　　ｌＸｌ０Ｉ〕Ｃ
１ｌづ’）　　、　１１６　　はｐ−Ａ１１）、４Ｇａ
ｇ、６Ａｓ（０，５μｍ、５ＸＩＤ”Ｃ１１−’）であ
る、１１７と１１８は第１の積層構造体１２３と第２の
積層構造体１２４とをつなぐために設けた層で１１７は
ｐ＝ＧａＡｓ（ＺｎＦ−ブ、５０λ、ＩＸ　１０１９Ｃ
１ｌ−３）　、１１Ｂはｎ−ＧａＡｓ（Ｓｉｌ：−ブ、
５０＾、５　Ｘｌ０１８Ｃ１ｌづ）である、ドーピング
濃度を共にｌＸｌ０１８Ｃ１ｌ−’以上にすると素子を
順方向にバイアスした時にこの部分のｐｎ接合の逆特性
はビルトイン電圧程度でツェナー降伏を起こして順方向
電流を阻止しなくなる。そして、第１の積層構造体１１
７と第２の積層構造体１１８を電気的に、直列に結線し
たのと同じ、効果が得られる。１１９はｎ−Ａｌｏ、　
４Ｇａ□、　６＾ｓ（１μｍ、２Ｘ　１０１８Ｃ１ｌｌ
−’）　、１２Ｇは活性層となるアンドープのＡｌｏ、
　ＩＧａｇ、　６Ａｓ（０，１μｍ　）、１２１はＰ−
Ａｌｏ、　４Ｇａ６．６Ａｓ（１μｍ　、　　２Ｘ　１
０１８Ｃ１ｌづ）、１２２は、オーミック・コンタント
用のｐ−ＧａＡｓ（０，２μｍ、ｌＸｌ０”Ｃｌｍ−３
）である。

第２の積層構造体１２４の部分はリッチ構造にしである
。レーザ発振のための共振器は第１図で紙面に垂直方向
に作られている。１２６はＳｉＮ絶縁膜、１２５はＺｎ
の拡散領域１２７〜１３０は電極である。このうち、１
２８と　１２９はスピード・アップ用のゲート電極であ
る。リッチの幅は約５μｍ、その下の幅広のメサの幅は
２０μｍである。　　ｎ−ＧａＡｓ（λｇ・０．８７μ
ｍ　）１１５でトリガ光を受光する。出力光の波長は約
０．８０μｍであった。即ち、トリガ光より短波長で光
がでるので、本発明になる素子を、カスケードにつなげ
、光学的アイソレーションをとりながら、次々とつない
でいくことができる。

スイッチング電圧Ｖｓは本発明によって、設計が可能と
なり、予想通りの値（約５Ｖ）が得られた。トリガ光感
度は約１０ｐＪであった。

本実施例では、ＭＢＥを用いて、半導体層を作製した。

もっとも大事となるｎ−ＧａＡｓ１ｌＢとｐ−ＧａＡｓ
の高濃度ドープにはそれぞれＳｔとＺｎをドーパントに
用いた。Ｚｎは１　、Ｘ　１０１９ｃｔａ−’以上入る
が、Ｓｔは通常、最大５Ｘ１０１８Ｃ１１−’どまりで
ある。実用上は問題がなかったがｎ型を更に、高濃度ド
ープするには、例えば、６００°Ｃ以下の低温成長、Ｓ
ｉからＳｎへの置換が候補として考えられる：また高濃
度ドーピングにした半導体層としてはＧａＡｓ層を用い
たが、ＡｌＧａＡｓを用いても良い。

第２図は第１図の構造を若干変え、応用例を示しである
。上図の（ａ＞、（ｂ）と示した半導体基板上には、下
図に示した構造の半導体メモリが形成されている（１３
９．１４０．１４１と１４２＞、下図（ｃ）で１４３は
逆４５°ミラーであり、垂直に立った高反射ミラーと素
子の上面で共振器が構成されている。活性層となるＡＩ
。、　１ｃａＯ，ｇＡｓ１２０を進行し増幅された光は
４５°ミラー１４３の所で全反射される。レーザ光は、
基板に垂直にでてくる。共振器は、半導体光メモリ（１
３９、１４０，１４１或いは１４２）の上に、９０°毎
に４本形成されており、異なる４点に向けて光を送出す
ることかできる。

第２図の上図は、１３４と　１３６の共振器を選択し、
素子出力を同時に（ｂ）平面の半導体光メモリ１４１に
入射させて光論理演算を行っているところである。

どの共振器を選ぶかで、送出方向を変えることができる
０以上の実施例において＾１ＧａＡｓ／ＧａＡｓ楕遣を
例に示したが、本発明は他の材料、例えばＩｎＧａ＾ｓ
Ｐ／　Ｉ　ｎＰ系などに適用しても良い。

（本発明の効果）本発明を用いれば光入射に対して、双安定な電気特性を
示す、第１の積層構造体と、発光を生ザしぬる第２の積
層構造体とを、両者の特性を損なうことなく、一体化し
た半導体光メモリが得られる。

１２３は第１の積層構造体、１２４は第２の積層構造体
、１１１は１１２．１１５と１１８ｎ−ＧａＡｓ、１１
３はｎ−＾１ｏ、　４Ｇａｏ、　６Ａｓ、１１４　、１
１７と　１２２はｐ−ＧａＡｓ、１１６と１２１はｐ−
Ａｌｏ、　４Ｇａｏ、６Ａｓ、１２０はＡＩｏ、　１ｃ
ａＯ，ｇＡｓ、１２５は拡散領域、１２６はＳｉＮ絶縁
膜、１２７．１２８．１２９と１３０は電極、２０は活
性層、２１と２２はｐ層、１３１　、１３２．１３３．
１３４．１３５．１３６．１３７と１３８は共振器、１
４３は４５°ミラー、１４４は高反射ミラー、１３９．
１４１　、１４２と１４０は半導体光メモリである。

Claims

【特許請求の範囲】

　ｎ型半導体から成るカソード領域とｐ型半導体から成
るアノード領域とによって禁制帯巾が前記カソード及び
アノード領域のそれ以下の大きさを有する半導体層から
成るゲート領域を挾んで成るｐｎｐｎ光サイリスタと、
活性層を該活性層よりも禁制帯巾の広いクラッド層で挾
み込んだダブルヘテロ接合レーザとより構成される光メ
モリにおいて、前記光サイリスタのアノード領域上に共
に高濃度にドーピングされたｐ型半導体とｎ型半導体層
、及び前記レーザーが順次積層されるか、もしくはカソ
ード領域上に共に高濃度にドーピングされたｎ型半導体
層とｐ型半導体層と前記レーザーが順次積層されており
、さらにこれら高濃度にドーピングされたｎ型半導体層
とｐ型半導体層はそのｐｎ接合においてビルトイン電圧
程度でツェナー降伏する程度に高濃度にドーピングされ
てあることを特徴とする半導体光メモリ。