JPH01189167A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH01189167A JPH01189167A JP1380988A JP1380988A JPH01189167A JP H01189167 A JPH01189167 A JP H01189167A JP 1380988 A JP1380988 A JP 1380988A JP 1380988 A JP1380988 A JP 1380988A JP H01189167 A JPH01189167 A JP H01189167A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- emitter
- resist
- uppermost layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 11
- 230000010354 integration Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 238000005530 etching Methods 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000001883 metal evaporation Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラトランジスタの製造方法に関する
ものである。
ものである。
従来の技術
半導体装置の動向は、高密度集積化と高速化・高周波化
にある。特に、高周波特性に優れるヘテロ接合バイポー
ラトランジスタにおいては、トランジスタサイズの縮小
は最も重要であり、種々の自己整合を用いた製造方法が
考えられている。その例を第２図に示す。
にある。特に、高周波特性に優れるヘテロ接合バイポー
ラトランジスタにおいては、トランジスタサイズの縮小
は最も重要であり、種々の自己整合を用いた製造方法が
考えられている。その例を第２図に示す。
半絶縁性基板ｌ上に、ｎ型不純物を高濃度に含有したコ
レクタコンタクト層２、ｎ型不純物を含有したコレクタ
Ｎ３、ｐ型不純物を高濃度に含有したベース層４、ヘテ
ロ接合を形成するためにベース層よりも大きい禁制帯幅
を有する半導体からなる、ｎ型不純物を含有したエミッ
タＮ５およびｎ型不純物を高濃度に含有したエミッタコ
ンタクト層６を順に形成し、ダミーエミッタを用いて上
記ベースＮ４まで湿式エツチングをした後、反転法によ
りエミッタ電極９を形成し、フォトリソグラフィーによ
るマスク合せとエミッタ電極を利用して半自己整合的に
ベース電極７を形成し、周辺を絶縁化するためのイオン
注入ＮＩＯとコレクタ電極８を形成する。（たとえば第
１８回置体素子・材料コンファレンス、ＬＮ−Ｄ−９−
３１９８６年）。
レクタコンタクト層２、ｎ型不純物を含有したコレクタ
Ｎ３、ｐ型不純物を高濃度に含有したベース層４、ヘテ
ロ接合を形成するためにベース層よりも大きい禁制帯幅
を有する半導体からなる、ｎ型不純物を含有したエミッ
タＮ５およびｎ型不純物を高濃度に含有したエミッタコ
ンタクト層６を順に形成し、ダミーエミッタを用いて上
記ベースＮ４まで湿式エツチングをした後、反転法によ
りエミッタ電極９を形成し、フォトリソグラフィーによ
るマスク合せとエミッタ電極を利用して半自己整合的に
ベース電極７を形成し、周辺を絶縁化するためのイオン
注入ＮＩＯとコレクタ電極８を形成する。（たとえば第
１８回置体素子・材料コンファレンス、ＬＮ−Ｄ−９−
３１９８６年）。
発明が解決しようとする課題
しかし上記のような構成では、ベース電極を微細にする
のはフォトリソグラフィーの制約上値しいという課題が
あった。
のはフォトリソグラフィーの制約上値しいという課題が
あった。
本発明は上記の課題を大きく改良するもので、微細なベ
ース電極を完全な自己整合で形成するバイポーラトラン
ジスタの製造方法を従供することを目的とする。
ース電極を完全な自己整合で形成するバイポーラトラン
ジスタの製造方法を従供することを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明の構成によるバイポー
ラトランジスタの製造方法は、基板上にトランジスタと
なる多層膜を形成する工程と、上記多層膜の最上層上に
電極を形成する工程と、上記電極からなる最上層領域に
側壁を形成する工程と、上記基板上にレジストを塗布し
て上記最上層領域の頭出しをする工程と、上記側壁を除
去する工程と、上記最上層領域上の電極と上記レジスト
をマスクとしてベース電極を形成する工程とを有するこ
とを特徴とする。
ラトランジスタの製造方法は、基板上にトランジスタと
なる多層膜を形成する工程と、上記多層膜の最上層上に
電極を形成する工程と、上記電極からなる最上層領域に
側壁を形成する工程と、上記基板上にレジストを塗布し
て上記最上層領域の頭出しをする工程と、上記側壁を除
去する工程と、上記最上層領域上の電極と上記レジスト
をマスクとしてベース電極を形成する工程とを有するこ
とを特徴とする。
作用
上記構成のバイポーラトランジスタの製造方法は、被膜
の厚さを制御することにより、種々の幅を有する微細な
ベース電極が完全な自己整合で得られ、トランジスタの
高集積化・高周波化に大きく貢献する。
の厚さを制御することにより、種々の幅を有する微細な
ベース電極が完全な自己整合で得られ、トランジスタの
高集積化・高周波化に大きく貢献する。
実施例
以下、本発明の一実施例を図面に基づいて説明する。
第１図ｆａ）〜（ｄｌは、本発明の実施例におけるバイ
ポーラトランジスタの製造方法を示す断面図である。ま
ず、半絶縁性基Ｆｉｌ上に、ｎ型不純物を高濃度に含有
したコレクタコンタクト層２、ｎ型不純物を含有したコ
レクタＮ３、ｐ型不純物を高濃度に含有したベース層４
、ｎ型不純物を含有したエミッタ層５、およびｎ型不純
物を高濃度に含有したエミッタコンタクト層６を順に膜
成長により形成した後、エミッタコンタクト層６上にエ
ミッタ電極１９を形成し、これをマスクとしてベース層
４まで湿式エツチングし、その上に被膜となるＳ ＋
０２膜１１を形成する（第１図ｆａｔ）。次に、乾式エ
ツチングにより側壁を形成し、全面にレジスト１２を塗
布し、酸素による乾式エツチングで上記エミッタ電極部
の頭出しを行う（第１図（ｂｌ）。
ポーラトランジスタの製造方法を示す断面図である。ま
ず、半絶縁性基Ｆｉｌ上に、ｎ型不純物を高濃度に含有
したコレクタコンタクト層２、ｎ型不純物を含有したコ
レクタＮ３、ｐ型不純物を高濃度に含有したベース層４
、ｎ型不純物を含有したエミッタ層５、およびｎ型不純
物を高濃度に含有したエミッタコンタクト層６を順に膜
成長により形成した後、エミッタコンタクト層６上にエ
ミッタ電極１９を形成し、これをマスクとしてベース層
４まで湿式エツチングし、その上に被膜となるＳ ＋
０２膜１１を形成する（第１図ｆａｔ）。次に、乾式エ
ツチングにより側壁を形成し、全面にレジスト１２を塗
布し、酸素による乾式エツチングで上記エミッタ電極部
の頭出しを行う（第１図（ｂｌ）。
湿式エツチングで上記側壁を除去して全面に金属を蒸着
し、エミッタ電極１９とレジスト１２をマスクとして、
自己整合でベース電極７を形成する（第１図（Ｃ））。
し、エミッタ電極１９とレジスト１２をマスクとして、
自己整合でベース電極７を形成する（第１図（Ｃ））。
不要な金属およびレジスト１２を除去し、周辺を絶縁化
するためのイオン注入層１０を形成し、最後に湿式エツ
チングと蒸着にょリコレクタ電極８を形成する（第１図
ｆｄｌ）、以上のようにして、本実施例におけるｎｐｎ
型バイボ ４−ラトランジスタが完成する。
するためのイオン注入層１０を形成し、最後に湿式エツ
チングと蒸着にょリコレクタ電極８を形成する（第１図
ｆｄｌ）、以上のようにして、本実施例におけるｎｐｎ
型バイボ ４−ラトランジスタが完成する。
上記構成において、エミッタ電極をダミーエミッタを用
いた反転法で形成することも可能である。
いた反転法で形成することも可能である。
上記構成を、より高周波特性に優れたベテロ接合バイポ
ーラトランジスタに用いることもでき、この場合は膜成
長の時にベース層に用いた半導体よりも大きな禁制帯幅
を有する半導体をエミッタ層に用いればよい。また同様
に、基板側にエミッタ層を有する、エミッタとコレクタ
の位置が逆転したトランジスタにおいても、あるいはｐ
ｎｐ型トランジスタにおいても適用しろる。
ーラトランジスタに用いることもでき、この場合は膜成
長の時にベース層に用いた半導体よりも大きな禁制帯幅
を有する半導体をエミッタ層に用いればよい。また同様
に、基板側にエミッタ層を有する、エミッタとコレクタ
の位置が逆転したトランジスタにおいても、あるいはｐ
ｎｐ型トランジスタにおいても適用しろる。
発明の効果
以上に記したように、本発明の構成によるバイポーラト
ランジスタの製造方法は、簡単な工程でベース電極を完
全な自己整合で形成することができ、かつ被膜の厚さを
制御することで、微細なベース電極が得ることができる
。このことは、バイポーラトランジスタの高集積化・高
周波化に大きく貢献する。
ランジスタの製造方法は、簡単な工程でベース電極を完
全な自己整合で形成することができ、かつ被膜の厚さを
制御することで、微細なベース電極が得ることができる
。このことは、バイポーラトランジスタの高集積化・高
周波化に大きく貢献する。
【図面の簡単な説明】
第１図ｔａ）〜（ｄｌは本発明の実施例におけるトラン
ジスタの製造方法を示す断面図、第２図は従来のトラン
ジスタの構成を示す断面図である。 １・・・・・・半絶縁性基板、２・・・・・・コレクタ
コンタクトＪｌｉ、３・・・・・・コレクタ層、４・旧
・・ベース層、５・・・・・・エミッタ層、６・・・・
・・エミッタコンタクト層、７・・・・・・ベース電極
、８・・・・・・コレクタ電極、１０・・・・・・イオ
ン注入層、１１・・・・・・Ｓ ｉ Ｏ２膜、１２・・
・・・・レジスト、１９・・・・・・エミッタ電極。 代理人の氏名 弁理士 中尾敏男 はか１名第２図
ジスタの製造方法を示す断面図、第２図は従来のトラン
ジスタの構成を示す断面図である。 １・・・・・・半絶縁性基板、２・・・・・・コレクタ
コンタクトＪｌｉ、３・・・・・・コレクタ層、４・旧
・・ベース層、５・・・・・・エミッタ層、６・・・・
・・エミッタコンタクト層、７・・・・・・ベース電極
、８・・・・・・コレクタ電極、１０・・・・・・イオ
ン注入層、１１・・・・・・Ｓ ｉ Ｏ２膜、１２・・
・・・・レジスト、１９・・・・・・エミッタ電極。 代理人の氏名 弁理士 中尾敏男 はか１名第２図
Claims (2)
- （１）基板上にトランジスタとなる多層膜を形成する工
程と、上記多層膜の最上層上に電極を形成する工程と、
上記電極からなる最上層領域に被膜を用いて側壁を形成
する工程と、上記基板上にレジストを塗布して上記最上
層領域の頭出しをする工程と、上記側壁を除去する工程
と、上記最上層上の電極と上記レジストをマスクとして
ベース電極を形成する工程とを有することを特徴とする
バイポーラトランジスタの製造方法。 - （２）ベース層に用いる半導体よりも禁制帯幅の大きい
半導体をエミッタ層に用いて多層膜を形成する工程を有
することを特徴とする特許請求の範囲第（１）項記載の
バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1380988A JPH01189167A (ja) | 1988-01-25 | 1988-01-25 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1380988A JPH01189167A (ja) | 1988-01-25 | 1988-01-25 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189167A true JPH01189167A (ja) | 1989-07-28 |
Family
ID=11843601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1380988A Pending JPH01189167A (ja) | 1988-01-25 | 1988-01-25 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189167A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278083A (en) * | 1992-10-16 | 1994-01-11 | Texas Instruments Incorporated | Method for making reliable connections to small features of integrated circuits |
| US5344786A (en) * | 1990-08-31 | 1994-09-06 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
-
1988
- 1988-01-25 JP JP1380988A patent/JPH01189167A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344786A (en) * | 1990-08-31 | 1994-09-06 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| US5278083A (en) * | 1992-10-16 | 1994-01-11 | Texas Instruments Incorporated | Method for making reliable connections to small features of integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01189167A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01189163A (ja) | バイポーラトランジスタの製造方法 | |
| JPH06140421A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH01189165A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01189162A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0239429A (ja) | 半導体装置の製造方法 | |
| JPS60164356A (ja) | 半導体装置 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPS5916340A (ja) | 半導体装置の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPS60134482A (ja) | 半導体装置の製造方法 | |
| JPH0228929A (ja) | 多結晶シリコンの乾式エッチングを利用したｌｏｃｏｓ方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPH0217649A (ja) | 微細パターン形成方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPH0245930A (ja) | 半導体装置の製造方法 | |
| JPS62159473A (ja) | 半導体装置の製造方法 | |
| JPH02125461A (ja) | 半導体装置の製造方法 | |
| JPS5856356A (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPH0482228A (ja) | 半導体装置及びその製造方法 | |
| JPH02140939A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0210737A (ja) | トランジスタの製造方法 |