JPH01185168A - Pwmインバータの並列運転制御装置 - Google Patents
Pwmインバータの並列運転制御装置Info
- Publication number
- JPH01185168A JPH01185168A JP63001803A JP180388A JPH01185168A JP H01185168 A JPH01185168 A JP H01185168A JP 63001803 A JP63001803 A JP 63001803A JP 180388 A JP180388 A JP 180388A JP H01185168 A JPH01185168 A JP H01185168A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- pwm
- output
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、PWM方式のインバータを複数台並列運転し
て、交流電動機等を可変速制御する場合に好適なPWM
インバータの並列運転制御装置に関する。
て、交流電動機等を可変速制御する場合に好適なPWM
インバータの並列運転制御装置に関する。
パルス幅変調方式の(以下ではこれをPWMと略す)イ
ンバータを複数個並列接続して、交流電動機を可変速運
転する場合の、従来の制御方法としては、各インバータ
に共通の電流指令を与え、各インバータの交流出力電流
の検出値と、指令との突き合わせを行って、これが一致
するように制御している。また各インバータは共通のキ
ャリア信号によりPWMパルスを発生している。
ンバータを複数個並列接続して、交流電動機を可変速運
転する場合の、従来の制御方法としては、各インバータ
に共通の電流指令を与え、各インバータの交流出力電流
の検出値と、指令との突き合わせを行って、これが一致
するように制御している。また各インバータは共通のキ
ャリア信号によりPWMパルスを発生している。
従来の別の制御方法としては、第2図に示す様に、電流
検出回路16により、電流検出器18による交流検出信
号を直流信号に変換し、それから電流指令信号10との
突き合わせを行って電流制御回路11へ入力し、パルス
発生回路12、ドライバ回路13から成るPWMインバ
ータを制御して交流3相信号を生成している。この方法
の場合、各インバータ出力のバランスをとるためのバラ
ンス抵抗14及び交流リアクトル15が設けられている
。
検出回路16により、電流検出器18による交流検出信
号を直流信号に変換し、それから電流指令信号10との
突き合わせを行って電流制御回路11へ入力し、パルス
発生回路12、ドライバ回路13から成るPWMインバ
ータを制御して交流3相信号を生成している。この方法
の場合、各インバータ出力のバランスをとるためのバラ
ンス抵抗14及び交流リアクトル15が設けられている
。
上記の従来技術のうち、交流電流の突き合わせを行う方
法では、そのための突き合わせ回路が必要である。また
、キャリア信号が共通であるから、パルス発生タイミン
グは各インバータ独自で決定されてしまい、それを揃え
ることが困難である。
法では、そのための突き合わせ回路が必要である。また
、キャリア信号が共通であるから、パルス発生タイミン
グは各インバータ独自で決定されてしまい、それを揃え
ることが困難である。
このため、インバータ間に流れる循環電流を抑制する目
的で交流リアクトルが必要になるが、大容量インバータ
ではこの交流リアクトルの大型化。
的で交流リアクトルが必要になるが、大容量インバータ
ではこの交流リアクトルの大型化。
損失の増大という問題がある。さらに、前述の交流電流
の突き合わせ回路は、高速処理を必要とするから、ディ
ジタル化が困難でアナログ回路で構成せざるを得ない。
の突き合わせ回路は、高速処理を必要とするから、ディ
ジタル化が困難でアナログ回路で構成せざるを得ない。
しかしアナログ回路では、精度やノイズの問題等が避け
られない。
られない。
一方、交流電流信号を直流に変換する方法では、ディジ
タル化の問題はないが、各インバータ出力の交流信号の
アンバランスを押さえるためのバランス抵抗14(第2
図)や交流リアクトル15が必要となる。これらはやは
り、大容量化にともない、大型化、損失の増大を必然と
する。
タル化の問題はないが、各インバータ出力の交流信号の
アンバランスを押さえるためのバランス抵抗14(第2
図)や交流リアクトル15が必要となる。これらはやは
り、大容量化にともない、大型化、損失の増大を必然と
する。
さらに以上のいずれの従来方法においても、3台以上の
インバータの並列運転を実行する場合、それぞれのイン
バータに流れるアンバランス電流が一様でなくなり、交
流リアクトルの選択が複雑となる欠点がある。
インバータの並列運転を実行する場合、それぞれのイン
バータに流れるアンバランス電流が一様でなくなり、交
流リアクトルの選択が複雑となる欠点がある。
本発明の目的は、大型のりアクドルや抵抗を必要とせず
、また、ディジタル化が容易な、PWMインバータの並
列運転制御装置を提供することにある。
、また、ディジタル化が容易な、PWMインバータの並
列運転制御装置を提供することにある。
上記の目的は、並列運転される各PWMインバータごと
に、インバータ素子をオンオフするためのゲートパルス
を発生するパルス発生手段と、このパルス発生手段の出
力パルスオンオフのタイミングを設定するタイマカウン
タと、基準となる主インバータと自インバータの出力電
流の偏差に応じてタイマカウンタに設定されたパルスの
オンオフ時間を補正する補正回路とを設けることにより
達成される。
に、インバータ素子をオンオフするためのゲートパルス
を発生するパルス発生手段と、このパルス発生手段の出
力パルスオンオフのタイミングを設定するタイマカウン
タと、基準となる主インバータと自インバータの出力電
流の偏差に応じてタイマカウンタに設定されたパルスの
オンオフ時間を補正する補正回路とを設けることにより
達成される。
各PWMインバータの出力電流は、ゲートパルスがオン
になるパルス幅に比例して増減する。従って、補正回路
により、ゲートパルスの周期ごとにインバータ出力電流
を検出して主インバータの出力電流との偏差を求め、こ
の偏差がなくなるようにゲートパルス幅、つまりタイマ
の設定値を補正すれば、各インバータ出力電流の偏差が
除去され、この偏差の存在、即ちアンバランスに対処す
るためのりアクドルや抵抗を必要としない。また、交流
電流を連続的に突き合わせ制御することがないので、デ
ィジタル処理が可能である。
になるパルス幅に比例して増減する。従って、補正回路
により、ゲートパルスの周期ごとにインバータ出力電流
を検出して主インバータの出力電流との偏差を求め、こ
の偏差がなくなるようにゲートパルス幅、つまりタイマ
の設定値を補正すれば、各インバータ出力電流の偏差が
除去され、この偏差の存在、即ちアンバランスに対処す
るためのりアクドルや抵抗を必要としない。また、交流
電流を連続的に突き合わせ制御することがないので、デ
ィジタル処理が可能である。
以下、本発明の一実施例を説明する。第1図は、本発明
の一実施例を示すブロック図で1割込信号発生回路2か
ら周期的に発生される割込ごとに、処理装置1はゲート
パルスのオンオフすべき時間を算出してタイマカウンタ
3にその時間をセットする。ドライブ回路4は、パルス
発生回路とインバータ主回路をまとめて示しており、タ
イマカウンタ3にセットされた時刻にオン、オフして交
流電動機7への出力を発生する。本発明の特徴とする補
正回路6は、対応するインバータ(ドライブ回路)の出
力電流の電流検出器5により検出値と主インバータのそ
れとの差に基づいて出力パルス時間を補正する。
の一実施例を示すブロック図で1割込信号発生回路2か
ら周期的に発生される割込ごとに、処理装置1はゲート
パルスのオンオフすべき時間を算出してタイマカウンタ
3にその時間をセットする。ドライブ回路4は、パルス
発生回路とインバータ主回路をまとめて示しており、タ
イマカウンタ3にセットされた時刻にオン、オフして交
流電動機7への出力を発生する。本発明の特徴とする補
正回路6は、対応するインバータ(ドライブ回路)の出
力電流の電流検出器5により検出値と主インバータのそ
れとの差に基づいて出力パルス時間を補正する。
次に第3図を用いて、演算処理装置1におけるゲートパ
ルスのオンオフ時間発生方法を説明する。
ルスのオンオフ時間発生方法を説明する。
第3図において、基準電圧指令22は、インバータが出
力すべき電圧の波形に応じて演算処理装置1で算出され
る。割込信号発生回路2からは割込信号INTO,lN
Tl、・・・が周期Tsでもって周期的に発生され、こ
れに同期して搬送波(三角波)21がパルス発生のため
に生成される。この搬送波が最大になる、割込信号間の
中点の時刻をta=to+Ts/2としたとき、時刻t
aにおける基準電圧指令22の値V&を求め、これから
ゲートパルスをオンさせる時刻T1.オフさせる時刻T
2を次により算出する; T2=Ts Tt −(2
)ここでVpは基準電圧指令22のピーク値である。
力すべき電圧の波形に応じて演算処理装置1で算出され
る。割込信号発生回路2からは割込信号INTO,lN
Tl、・・・が周期Tsでもって周期的に発生され、こ
れに同期して搬送波(三角波)21がパルス発生のため
に生成される。この搬送波が最大になる、割込信号間の
中点の時刻をta=to+Ts/2としたとき、時刻t
aにおける基準電圧指令22の値V&を求め、これから
ゲートパルスをオンさせる時刻T1.オフさせる時刻T
2を次により算出する; T2=Ts Tt −(2
)ここでVpは基準電圧指令22のピーク値である。
なお、時刻taにおける電圧指令値Vaは、時t。
において知る必要がある。このためには時間差s
ta to”□
だけ、基準電圧指令値22を進めた信号24を用い、こ
の信号の時刻toの値をV&とすればよい。
の信号の時刻toの値をV&とすればよい。
以上のようにして得られたゲートパルスのオレン/オフ
情報を含めてセットされる。しかしこのままでは、イン
バータ(ドライブ回路)の動作ばらつき、主回路インピ
ーダンスのばらつき等により、各インバータ出力電流に
は差が生じる。この差を補正するための、本発明の動作
を第4図、第5図を用いて説明する。
情報を含めてセットされる。しかしこのままでは、イン
バータ(ドライブ回路)の動作ばらつき、主回路インピ
ーダンスのばらつき等により、各インバータ出力電流に
は差が生じる。この差を補正するための、本発明の動作
を第4図、第5図を用いて説明する。
第4図(a)は、第1図の、2つの電流検出器5の出力
を示しており、izは主インバータの出力、12は従イ
ンバータ (主インバータ以外の任意の1つ)の出力を
示している。この場合、面出力の差 Δ12=iz−it は定常的には第4図(b)のような周期Tsの基本波を
含む脈動となるが、本実施例では時刻t。
を示しており、izは主インバータの出力、12は従イ
ンバータ (主インバータ以外の任意の1つ)の出力を
示している。この場合、面出力の差 Δ12=iz−it は定常的には第4図(b)のような周期Tsの基本波を
含む脈動となるが、本実施例では時刻t。
における差Δ12を求めて以下のようにパルス幅補正を
行う。
行う。
補正回路6でΔ12を求めると、とれに適当な定数Kを
乗じて、 ΔT=K・Δ12 ・・・(3)
を算出する。続いて、前述した式(1) 、 (2)に
従って主インバータ対応のタイマカウンタにセットされ
たゲートパルスのオン時間T1、オフ時間T2に対して T 1o = T 1+ΔT
・(4)Tzo=Tz−ΔT
−(5)によって算出したTIO,T2oを従イン
バータ対応のタイマカウンタヘセットする。この結果、
例えばΔi x> O(i 2> i 1)のときは第
5図のように従インバータ側のゲートパルスG2のパル
ス幅を主インバータのそれよりも2ΔT (>O)だけ
へらして12を減少させるように制御する。以上の制御
は、従インバータ(基準とするインバータ以外のすべて
のインバータ)の各々について対応する補正回路6で実
行される。
乗じて、 ΔT=K・Δ12 ・・・(3)
を算出する。続いて、前述した式(1) 、 (2)に
従って主インバータ対応のタイマカウンタにセットされ
たゲートパルスのオン時間T1、オフ時間T2に対して T 1o = T 1+ΔT
・(4)Tzo=Tz−ΔT
−(5)によって算出したTIO,T2oを従イン
バータ対応のタイマカウンタヘセットする。この結果、
例えばΔi x> O(i 2> i 1)のときは第
5図のように従インバータ側のゲートパルスG2のパル
ス幅を主インバータのそれよりも2ΔT (>O)だけ
へらして12を減少させるように制御する。以上の制御
は、従インバータ(基準とするインバータ以外のすべて
のインバータ)の各々について対応する補正回路6で実
行される。
本実施例によれば、複数台のPWMインバータの並列運
転において、PWM出力パルスのタイミングを補正する
ことにより、各インバータの出力電圧を調整することが
可能であり、各インバータの電流アンバランスをなくす
ことが出来る。従つて、各インバータ間に従来必要とな
っていた電流アンバランス抑制用の交流リアクトル及び
抵抗が不要となり、構成がより簡単化され、コスト低減
となる。
転において、PWM出力パルスのタイミングを補正する
ことにより、各インバータの出力電圧を調整することが
可能であり、各インバータの電流アンバランスをなくす
ことが出来る。従つて、各インバータ間に従来必要とな
っていた電流アンバランス抑制用の交流リアクトル及び
抵抗が不要となり、構成がより簡単化され、コスト低減
となる。
なお、第1図において、タイマカウンタ3、及び補正回
路6を演算処理装置1に取り組むことが可能であり、デ
ィジタル化、ソフト化の適用が容易である。
路6を演算処理装置1に取り組むことが可能であり、デ
ィジタル化、ソフト化の適用が容易である。
本発明によれば、複数台のインバータ間の循環電流抑制
用交流リアクトル及びバランス用の抵抗が不要であるた
め、構成が簡単となり、経済的である。又、複数台の各
インバータの出力電流を補正することが可能であり、こ
の補正は、演算処理装置内部で実現出来るから、ディジ
タル化が可能となり、精度向上、ノイズ除去の効果があ
る。
用交流リアクトル及びバランス用の抵抗が不要であるた
め、構成が簡単となり、経済的である。又、複数台の各
インバータの出力電流を補正することが可能であり、こ
の補正は、演算処理装置内部で実現出来るから、ディジ
タル化が可能となり、精度向上、ノイズ除去の効果があ
る。
第1図は本発明の一実施例を示すブロック図、第2図は
従来装置の構成図、第3図はゲートパルス発生タイミン
グの説明図、第4図及び第5図は本発明の特徴とする出
力電流の補正方法説明図である。 代理人 弁理士 秋 本 正 実第2回 第30
従来装置の構成図、第3図はゲートパルス発生タイミン
グの説明図、第4図及び第5図は本発明の特徴とする出
力電流の補正方法説明図である。 代理人 弁理士 秋 本 正 実第2回 第30
Claims (1)
- 1、1つの交流負荷を並列駆動する複数個のPWMイン
バータごとに設けられ該当インバータのオンオフ制御を
するためのタイマ手段と、キャリア信号の各周期ごとに
、キャリア信号とPWMインバータ出力正統波の周波数
及び振幅が所定の値となるように定められた指令信号と
を比較することによつて、PWMインバータのオンオフ
のタイミングを求め、この求めた値をPWMインバータ
対応の上記タイマ手段にセットするところの演算処理手
段とを備えたPWMンバータの並列運転制御装置におい
て、各PWMインバータ出力電流を検出するための電流
検出手段と、PWMインバータの1つをマスタインバー
タ、その他をスレーブインバータとしたとき各スレーブ
インバータと上記マスタインバータの上記電流検出手段
による出力電流検出値の差に応じて当該スレーブインバ
ータの出力電流のオンオフタイミングを上記マスタイン
バータのオンオフタイミングに一致するように補正する
ための各スレーブインバータ対応に設けられた補正手段
とを設けたことを特徴とするPWMインバータの並列運
転制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63001803A JPH01185168A (ja) | 1988-01-09 | 1988-01-09 | Pwmインバータの並列運転制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63001803A JPH01185168A (ja) | 1988-01-09 | 1988-01-09 | Pwmインバータの並列運転制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01185168A true JPH01185168A (ja) | 1989-07-24 |
Family
ID=11511733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63001803A Pending JPH01185168A (ja) | 1988-01-09 | 1988-01-09 | Pwmインバータの並列運転制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01185168A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0433574A (ja) * | 1990-05-28 | 1992-02-04 | Mitsubishi Electric Corp | インバータ装置 |
JP2008005673A (ja) * | 2006-06-26 | 2008-01-10 | Nippon Reliance Kk | インバータの並列運転を行う電力変換装置及び電力変換方法 |
-
1988
- 1988-01-09 JP JP63001803A patent/JPH01185168A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0433574A (ja) * | 1990-05-28 | 1992-02-04 | Mitsubishi Electric Corp | インバータ装置 |
JP2008005673A (ja) * | 2006-06-26 | 2008-01-10 | Nippon Reliance Kk | インバータの並列運転を行う電力変換装置及び電力変換方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0524398B1 (en) | Circuit for controlling output current balance between parallel driven PWM-type power inverting units | |
US4364109A (en) | Control device of inverters | |
JPS5928146B2 (ja) | 誘導電動機の駆動制御方式 | |
JPS62104493A (ja) | 交流電動機の駆動装置 | |
US5091842A (en) | Device for removing d.c. components from output of multi-phase inverter | |
JPH01185168A (ja) | Pwmインバータの並列運転制御装置 | |
JPS60128884A (ja) | エレベ−タの速度制御装置 | |
US4875149A (en) | Phase separation control | |
JPS61262006A (ja) | 車両用誘導電動機の制御装置 | |
JP2640499B2 (ja) | 交流機のインバータ駆動系における電流検出方法および回路 | |
US4305040A (en) | Phase detection system | |
JP2721884B2 (ja) | インバータを含む電源装置の並列接続装置 | |
JP2580746B2 (ja) | 無郊電力補償装置の制御方式 | |
JPS5819169A (ja) | Pwm制御変換器の制御方法 | |
JPH0321926B2 (ja) | ||
JPH01144394A (ja) | 高速用誘導電動機の速度制御装置 | |
JP2912316B2 (ja) | エレベータの速度制御装置 | |
JP3252625B2 (ja) | Pwmインバータのオン遅延時間補償方法 | |
JPS5549991A (en) | Revolution controller for induction motor | |
JPH0442916B2 (ja) | ||
SU909795A1 (ru) | Устройство дл управлени преобразователем частоты | |
JPH0246175A (ja) | 電力変換装置 | |
JPH03117369A (ja) | インバータの電圧制御装置 | |
JPH0731192A (ja) | 可変速駆動システムの制御方法及び装置 | |
JPS62123964A (ja) | 電圧形pwmインバ−タ |