JPH01184539A - アセンブリ言語の並列記述方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕　・ アセンブリ言語のソースプログラムの記述方式排他的に
実行されるプログラム単位を左右に並列記述することを
可能にし、かつ、アセンブラの変更をすることなく並列
記述されたソースプログラムのアセンブルを可能にする
ことを目的とし、複数のプログラム単位から構成される
アセンブリ言語の環ソースプログラムを、分岐によって
排他的に実行されるプログラム単位どうしが並列に配置
されるように並列記述し、該環ソースプログラムのアセ
ンブルを行う場合、並列記述されていない部分のプログ
ラム単位に対してはその各ステップを順次出力し、並列
記述されている部分のプログラム単位に対しては該各プ
ログラム単位を順次抽出しその各ステップを順次出力す
るアセンブリ前処理部によって、前記各プログラム単位
が並列記述されない形式の中間ソースプログラムを生成
した後にアセンブルを行うように構成する。

〔産業上の利用分野〕

本発明は、アセンブリ言語のソースプログラムの記述方
式に関する。

〔従来の技術〕

アセンブリ言語によって計算機のソフトウェア開発を行
う場合、アセンブリ言語のソースプログラムの記述方式
としては、従来、第１０図（ａｌに示すように各行毎に
１つのニーモニック７　（命令コ　−一ド）と必要に応
じてそれに対応するオペランド８（操作対象となるレジ
スタ、数値等、通常０〜２個）のみを左端をそろえて上
から下に記述する方式をとっている。

第１０図中）に上記従来のアセンブリ言語の記述方式に
よって記述されるプログラムの典型的な構成を示す。処
理０〜処理４で示される領域は、各々が第１０図１８）
に示されるような複数行からなる１つのプログラム単位
（まとまった動作をする単位）から構成されており、処
理１〜処理４の各プログラム単位の先頭には、各々「処
理１：」〜「処理４：」で示されるラベルが付されてい
る。

ただし、実際のプログラムにおいてはこれらは漢字では
なくアルファベット等の組み合わせによる記号列である
。

第１０図中）のプログラム例では、処理Ｏのプログラム
単位を実行した後に、アキュムレータＡにセットされて
いる数値により処理１〜処理３のプログラム単位を排他
的かつ選択的に実行し、その後に処理４のプログラム単
位を実行するように構成されている。即ち、アキュムレ
ータＡの内容が’０１’　という値であれば（ＣＰ　　
Ａ、　　“Ｏｌｏ）、「処理ｌ°：」で示されるラベル
の行にジャンプして（ＪＺ　　処理１）、処理１のプロ
グラム単位を実行する。同様に・、レジスタＡの内容が
“０２′であれば（ＣＰ　　Ａ、　　“０２゛）、「処
理２：」で示されるラベルの行にジャンプして（ＪＺ　
　処理２）、処理２のプログラム単位を実行し、“０３
゛であれば（ＣＰ　　Ａ、　　“０３°）、「処理３：
」で示されるラベルの行にジャンプして（ＪＺ　　処理
３）、処理３のプログラム単位を実行する。処理１、処
理２、又は処理３のプログラム単位を排他的に実行した
後は、「処Ｉ！Ｉ！４：Ｊで示されるラベルの行にジャ
ンプして（ＪＺ　　処理４）、処理４のプログラム単位
を実行する。

（発明が解決しようとする課題） しかし上記のような従来のアセンブリ言語の記述方式の
場合、第１０図（ｂ）の処理１〜処理３のプログラム単
位のように排他的に実行される部分が、上下方向に順次
羅列して記述されているため、あとから又は他人がその
プログラムを理解しようとした場合、どの部分が排他的
に実行されるかが直感的にわかりにくいという問題点を
有していた。

特に、実際のアセンブリ言語の記述においては、第１０
図中）に示すように各プログラム単位が箱で囲まれてい
るわけではなく、また、９．１０に示すような矢印も記
述されておらず、第１０図（ａｌに示すようにニーモニ
ンク７とオペランド８が羅列して記述されているだけな
ので、ジャンプ命令等を解析してプログラム構造を理解
するほかに方法がなく、ソフトウェアの開発コスト（人
件費等）がかかってしまうという問題点を有していた。

本発明は上記問題点を解決するために、排他的に実行さ
れるプログラム単位を左右に並列記述することを可能に
し、かつ、アセンブラの変更をすることなく並列記述さ
れたソースプログラムのアセンブルを可能にすることを
目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理説明図である。アセンブリ言語
による環ソースプログラム１１は、複数のプログラム単
位１４−１、１４−２．　　・・・。

１４−ｍ、ｌ４−ｎｌ　　・・・から構成されるが、こ
のうち例えばプログラム単位１４−１から矢印１５〜２
．・・・、１５−ｍのように分岐して排他的に実行され
た後、矢印１６−２．　　・・・。

１６−ｍのようにプログラム単位１４−ｎにジャンプす
るプログラム単位１４−２．　　・・・、１４−ｍにつ
いては破線１７に示すように左右に並列記述する。

次に、上記のようにして並列記述された部分１７を含む
原ソースプログラム１１のアセンブルを行う場合、アセ
ンブリ前処理部１２は次のようにして中間ソースプログ
ラム１３を生成する。即ち、原ソースプログラム１１の
並列記述されていない部分のプログラム単位１４−１、
１４−ｎ。

・・・に対しては、各プログラム単位の各ステップを矢
印１８−１、１８−ｎ、　　・・・に示すように順次出
力する。一方、並列記述されている部分１７のプログラ
ム単位１４−２．　　・・・、１４−ｍに対しては、ま
ず各プログラム単位１４−２゜・・・を順に抽出し、そ
れらの各ステップを矢印１８−２，・・・、１８−ｍに
示すように順次出力する。これにより、各プログラム単
位１４−１゜１４−２．　　・・・、１４−ｍ、１４−
ｎ、　　・・・が並列記述されない形式の１１間ソース
プログラム１３を生成する。

上記のようにして生成された中間ソースプログラム１３
に対して、通常のアセンブル動作を行えばよい。

なお、原ソースプラグ１１、中間ソースプログラム１３
とも、例えば少な（とも・アセンブラを搭載するコンピ
ュータシステムの主記憶装置上、あるいは外部記憶装置
上に置かれ、また、前記動作を実現するアセンブリ前処
理部１２は、オペレーティングシステムの持つ基本的な
ソフトウェアとして、主記憶装置上、あるいは外部記憶
装置上に置かれ、外部記憶装置上に置かれた場合には実
行時に主記憶装置上に読み込んでから実行されることに
よって実現される。

〔作　　　用〕

上記の手段により、原ソースプログラム１１において、
排他的に実行されるプログラム単位１４−２．・・・、
１４−ｍは破線１７に示すように並列記述が可能となる
ため、作成された上記原ソースプログラム１１のチエツ
ク等を行う場合に、どの部分が排他的に動作されるのか
を直観的に理解するのが容易になる。

次に、この原ソースプログラム１１のアセンブルを行う
場合には、アセンブリ前処理部１２が並列記述されない
形式の中間ソースプログラム１３に変換する。この中間
ソースプログラム１３は従来の一般的なアセンブリ言語
の記述形式であるため、これに対して通常のアセンブル
を行うことにより原ソースプログラム１１に対してアセ
ンブルが実行でき、それに対応するオブジェクトコード
を生成できる。従って、アセンブリ前処理部１２を付加
するだけで、従来のアセンブラを変更することな（並列
記述形式の原ソースプログラム１１のアセンブルを行う
ことができる。

〔実　　施　　例〕

以下、本発明の実施例につき詳細に説明を行う。

第２図は、本発明の実施例の構成図である。バス２５に
は、主記憶装置１９、中央処理装置（ＣＩ’Ｕ１以下同
じ）２０、キーボード２１、ＣＲＴデイスプレィ２２、
プリンタ２３、及びディスク装ｇ１２４が接続される。

主記憶装置１９上の記↑、α領域は、ブリプロセッサ２
６、アセンブラ２７、リンカ２８からなるオペレーティ
ングシステムを格納する領域と、並列記述ファイル２９
、非並列記述ファイル３０、アセンブルされたファイル
３１、及びオブジェクトファイル３２の各々を格納する
領域と、ワーク領域３３とからなる。

次に、上記実施例の概略動作について第３図の動作フロ
ーチャートを用いて説明を行う。まず、ユーザは、キー
ボード２１とＣＲＴデイスプレィ２２、及び特には図示
しないエディタ（プログラム作成、！Ｗｆｉ用ソフトウ
ェア）を用いてアセンブリ言語によって並列記述された
プログラムファイル２９を作成し、例えば予めディスク
装匠２４にＭ禎してお（。

次にユーザは、並列記述ファイル２９を主記憶装置１９
上ヘロードした後、キーボード２１からのコマンドによ
って本発明の特徴的な処理を行うプリプロセッサ２６を
起動する。これにより、プリプロセッサ２６はワーク領
域３３を用いながら、並列記述ファイル２９を非並列記
述形式のファイル３０に編集し直す（第３図３１）。こ
の結果は、ＣＲＴデイスプレィ２２、プリンタ２３、又
はディスク装置２４に、任意に表示、印刷又は蓄積する
ことができる。

続いて、キーボード２１からのコマンドによってアセン
ブラ２７を起動する。これにより、アセンブラ２７は非
並列記述ファイル３０をアセンブルし、アセンブルされ
たファイル３１を生成する（第３図３２）。

更に、キーボード２１からのコマンドによってリンカ２
８を実行する。これにより、リンカ２８はアセンブルさ
れたファイル３１と他の特には図示しないアセンブルさ
れたファイル又はライブラリ等とのリンクを行い、実行
可能なアドレス形式のオブジェクトファイル３２を生成
する（第３図Ｓ３）。なお、アセンブルされたファイル
３１及びオブジェクトファイル３２は、必要に応じてデ
ィスク装置２４に蓄積することができる。

以上の一連の処理により、並列記述ファイル２９に対応
するオブジェクトファイル３２を生成することができる
。

第４図（１）に、第２図の並列記述ファイル２９のプロ
グラム記述例を示す。この例では、アキュムレータＡに
セットされている数値により処理１〜処理３のプログラ
ム単位を排他的かつ選択的に実行し、その後に処理４の
プログラム単位を実行するように構成されている。即ち
、アキュムレータＡの内容が°０１゛という値であれば
（ＣＰ　　Ａ。

“０１”）、「処理１：」で示されるラベルの行にジャ
ンプして（ＪＺ　　処理１）、処理１のプログラム単位
を実行する。同様に、レジスタＡの内容が“０２゛であ
れば（ＣＰ　　Ａ、　　“０２°）、「処理２：」で示
されるラベルの行にジャンプして（ＪＺ　　処理２）、
処理２のプログラム単位を実行し、“０３°であれば（
ＣＰ　　Ａ、　　“０３′）、「処理３：」で示される
ラベルの行にジャンプして（ＪＺ　　処理３）、処Ｉ！
！！３のプログラム単位を実行する。処理１、処理２、
又は処理３のプログラム単位を排他的に実行した後は、
「処理４：」で示されるラベルの行にジ°ヤンプして（
ＪＺ　　処理４）、処理４のプログラム単位を実行する
。

第４図（ａ＋の例の場合、処理１と処理２及び処理３は
、各々排他的に実行されるため、左右に並列して記述さ
れ石。これにより、このプログラムリストを見た場合に
、どこが排他的に実行されるかを直観的に理解すること
ができる。

そして第４図（ａ）の並列記述されたファイルは、第２
（！Ｉのプリプロセッサ２６によって第４図〜）のよう
な従来の非並列記述形式のファイル（第２図３０に対応
）に変換される。このような形式に変換した後にアセン
ブルを行うことにより、従来の７センブラ（第２図２７
に対応）を変更することなくアセンブルを実行すること
ができる。

第４図（Ｃ）は、第２図の並列記述ファイル２９の他の
プログラム記述例である。この例においては、第４図Ｔ
ａ）と同様に「処理１：」のラベルで始まる部分と「処
理２：」のラベルで始まる部分とが排他的に実行される
ため並列記述されているが、処理２の後に、更にアキュ
ムレータＡの内容が“Ｏ１゛か０２′かによって「処理
３：」のラベルで始まる処理３、又は「処理４：」のラ
ベルで始まる処理４のいずれかを排他的に実行し、その
後「処理５：」のラベルで始まる処理５を実行するよう
に構成されているため、並列記述されている処理２の後
に、更に処理３と処理４を並列記述している。

このように階層的に並列記述されたファイルに対しても
、第２図のプリプロセッサ２６によって第４図（ｄ）の
ような従来の非並列記述形式のファイル（第２１！！１
３０に対応）に変換することができ、その後に従来のア
センブラ（第２図２７に対応）をそのまま適用できる。

次に、上記処理を行う第２図のプリプロセッサ２６の詳
細な動作を、第４図（Ｃ）の並列記述されたプログラム
から第４図（ｄｌの非並列記述形式のプロダラムを生成
する場合を例にとって、第５図及び第６図の動作フロー
チャートと第７図〜第９図の各ファイルの内部構造を示
した図に基づいて説明を行う。

まず第７図は、第４図（Ｃ）の並列記述されたプログラ
ムのファイル（第２図２９に対応）の内部構造を示した
図である。各プログラムの記号又は英数字は、スペース
（空白部分）を含めて１文字毎にコード化されて記憶さ
れており、各行の末尾には斜線で示した改行コードがつ
けられている。そして、主記憶装置１９（第２図）上で
は、各行の改行コードの後にはすぐに次の行の内容が続
いて記憶されている。なお、第７図〜第９図においては
説明を容易にするために、改行コードで区切られた各行
毎に行をかえて示しである。

第７図において、矢印３４．３８で示した並列記述でな
い部分は、改行コードで区切られた各行毎に、第１ブロ
ツクＢ＋の位置に合わせて命令若しくはラベルが記憶さ
れている。

これに対して、矢印３５．３７で示した並列記述部分は
、改行コードで区切られた各行毎に、第１ブロツクＢ１
及び第２ブロツクＢ２の各位置に合わせて、１つ又は２
つの命令若しくはラベルが記憶されている。

更に、矢印３６で示した並列記述の中に更に並列記述が
ある部分は、改行コードで区切られた各行毎に、第１ブ
ロツクＢ１、第２ブロツクＢ２、及び第３プロ・ツクＢ
３の各位置に合わせて、１つないし３つの命令若しくは
ラベルが記憶されている。

このようなファイル構造により、このファイルを第２図
のＣＲＴデイスプレィ２２又はプリンタ２３に表示又は
印刷させた場合に、第４図（Ｃ１に示すような並列記述
形式を得ることができる。

次に、第２図のプリプロセッサ２６は、第５図及び第６
図の動作フローチャートに従って第７図の並列記述ファ
イル（第２図２９に対応）を処理して、従来のアセンブ
ラが処理することができるように、第９図に示すような
改行コードで区切られた各行毎に１つの命令若しくはラ
ベルのみを含む非並列記述ファイル（第２図３０に対応
）を生成する。以下に、その動作を説明する。

まず、プリプロセンサ２６（第２図）は、並列記述ファ
イル２９（第２図）を１行ずつ入力し、読み込んだ行が
並列記述でなければ、そのまま出力ファイルである非並
列記述ファイル３０　（第２図）に１行ずつ出力する（
第５図Ｓ４−３５→Ｓ６−８７→Ｓ９→ＳＩＯ→５１２
−３５のループ）。

尚、各行の区切りは改行コードによって検出する。

これにより、第７図の矢印３４で示す各行が処理され、
第９図の矢印４５で示される様に出力される。

一方、読み込んだ行が並列記述であればその並列記述部
分を第２図のワーク領域３３に一時記憶する（第５図Ｓ
６→３７−３８）。これにより第７図の矢印３９で示す
各行が抽出され、第８図（ａｌに示すようにワーク領域
３３上に一時記憶される。

なお、並列記述部分の先頭は、１行に２つ以上のラベル
（第７図の「処理１：」と「処理２：」）があることに
より検出し、末尾は第１ブロツクＢ１の先頭にラベル（
第７図の「処理６：」）が現れる直前の行として検出す
る。

上記動作の後、ラベル「処理６：」の読み込み時に、並
列記述処理に移る（第５図５６−３７−３９−３ｌｌ）
。並列記述処理は第６図の動作フローチャートで示され
、ワーク領域３３（第２図）に−時記憶された第８図（
ａ）のデータに対して処理が実行される。

まず、ワーク領域３３に一時記憶されたデータ、即ち第
８図（ａ）のデータの１行目を検出しく第６図３１４−
３１５）、ラベルの数を検出することにより並列記述さ
れているブロック数を判定する（第６図８１６）。ラベ
ルの数は記号「二」の数により検出できる。第８図（ａ
）の場合、「処理１：」と「処理２：」の２つのラベル
が検出できるためブロック数は２である。

その後、まず対象ブロックを第１番目のブロックにセッ
トし、その１行目、即ち第８図（ａｌでは第１ブロツク
Ｂ１のラベル「処理１：」を出力する（第６図３１７）
。

以下、新たな並列記述が現れない限り、対象行を順次イ
ンクリメントしながら第１番目のブロック内の各命令を
抽出した後に、改行コードを付して出力ファイルである
非並列記述ファイル３０（第２図）に１行ずつ出力する
（第６図５１８−８１９−３２０−３２３−３１８のル
ープ）。第８図（ａｌの場合、矢印４０の範囲の第１ブ
ロンクＢ１内の各命令が第９図の矢印４６で示されるよ
うに出力される。

次に、第１番目のブロックの出力が終わったら、対象ブ
ロックを第２番目のブロックにインクリメントしく第６
図５２３−３２４−３２５）　、その１行目、即ち第８
図（ａｌでは第２ブロツクＢ２のラベル「処理２：」を
出力しく第６図３２５−３２６−Ｓ１？）、上記と同様
に処理する。第８図（１ｍｌの場合、矢印４１で示され
る範囲の第２ブロツクＢ２内の、各命令が第９図４７で
示されるように出力される。

上記処理の途中で新たな並列記述が検出されたら、その
並列記述部分を第２図のワーク領域３３の別の空領域に
一時記ｔαする（第６図３１９−３２１）。これにより
、第８図（ａｌの矢印４２で示す各行が抽出され、第８
図中）に示すように第８図（ａｌとは別の領域に一時記
憶される。なお、新たな並列記述部分の先頭は、１行に
２つ以上のラベル（第８図（ａ）の「処理３：」と「処
理４：」）があることにより検出し、末尾は第２ブロツ
クＢ２の先頭にラベル（第８図（ａ）の「処理５：」）
が現れる直前の行として検出する。

上記動作の後、第６図の並列記述処理を再帰的に呼び出
し、ワーク領域３３（第２図）に−時記憶された第８図
中）のデータに対して前記と全く同様にして処理が実行
される。

即ち、第８図（ｂｌの矢印４４の範囲の第２ブロツクＢ
２内の各命令が第９図の矢印４８で示されるように出力
され、更に同じ（矢印４４の範囲の第３ブロックＢ−３
内の各命令が第９図の矢印４９で示されるように出力さ
れる。

上記動作により、全てのブロック、即ち第８図（ｂ）の
場合第２ブロツクＢ２及び第３ブロツクＢ３に対する処
理を終了したら、第６図３２２の並列記述処理を終了し
、ワーク領域３３（第２図）内の第８図中）のデータを
消去する（再帰的に呼び出された第６図のＳ２４→５２
７）。

これにより、再帰呼び出し状態から第６図の８２３に再
び制御が戻る。即ち、第８図（ａ）の第２ブロツクＢ２
の矢印４３の根元に処理が戻る。そして、第６図のＳ　
２３−３１８−３１９−３２０−・Ｓ２３のループが再
び実行され、矢印４３の範囲の第２ブロツクＢ２内の各
命令が第９図の矢印５０で示されるように出力される。

以上の動作により、全てのブロック、即ち第８図（ａ）
の場合第１ブロツクＢ１及び第２ブロツクＢ２に対する
処理を終了したら、第６図の並列記述処理を終了し、ワ
ーク領域３３　（第２図）内の第８図（ａ）のデータを
消去する（第６図３２４−３２７）。

これにより、第５図の動作フローチャートに制御が戻る
。即ち、第７図の矢印３８の根元に処理が戻る。そして
、第５図のＳ５−３６→Ｓ７→５９−３ＩＯ→Ｓ１２→
Ｓ５のループが再び実行され、矢印３８の範囲の第１ブ
ロツクＢ１内の各命令が第９図の矢印５１で示されるよ
うに出力される。

以上の動作の後、入力ファイルの終了を検出したら全て
の処理を終了する（第５図３５−３１３）。

入力ファイルの終了は、第７図のエンドオブファイルコ
ードｒＥＯＦＪの行を検出することにより判別される。

なお、第９図の出力ファイルの末尾にも、第５図の処理
終了時に自動的にｒＥＯＦＪコードが付加される。

以上の一連のり１作により、第２図のプリプロセッサ２
６は、第７図に例示した並列記述ファイル（第２図２９
）を、第９図に例示した非並列記述ファイル（第２図３
０）に変換することができ、このファイルに対して従来
のアセンブラでアセンブルを行うことにより、並列記述
ファイル２９に対するアセンブルを実行できる。

〔発明の効果〕

本発明によれば、アセンブリ言語によって作成される原
ソースプログラムを、排他的に実行される部分に対して
並列記述をすることが可能となるため、プログラム解析
時の直観的な理解が可能となり、これによりアセンブリ
言語のプログラム表現力を高めることができる。

また、並列記述された原ソースプログラムのアセンブル
を行う場合、アセンブリ前処理部（プリプロセッサ）に
よって−旦従来通りの非並列記述形式の中間ソースファ
イルに変換してからアセンブルするため、新たなアセン
ブラを用意する必要がなく、プリプロセッサを用意する
だけでよいため、並列記述を採用したことによるソフト
ウェアのコスト増を低く抑えることができる。なお、プ
リプロセッサでの処理は、単純なアドレス置換のみであ
るため高速処理が可能である。

【図面の簡単な説明】

茅１図は、本発明の原理説明図、 第２図は、本発明の実施例の構成図、 第３図は、本実施例の概略動作フローチャートを示した
図、 第４図（ａ）〜（ｄ）は、本実施例の記述方式の説明図
、第５図は、プリプロセッサの動作フローチャートを示
した図、 第６図は、並列記述処理の動作フローチャートを示した
図、 第７図は、第４図（Ｃ）に対応する並列記述ファイルの
内部構造を示した図、 第８図（Ｉｌｌ、　（ｂ）は、メモリ上に一部記憶され
た並列記述部分の内部構造を示した図、 第９図は、第４図（ｄｌに対応する非並列記述ファイル
の内部構造を示した図、 第１０図（ａｌ、　（ｂ）は、従来の記述方式の説明図
である。 １１・・・原ソースプログラム、 １２・・・アセンブリ前処理部、 １３・・・中間ソースプログラム、 １４−１、１４−２．・・−・−−−−１４−ｍ、　　
１４−ｎ。 ・・・プログラム単位 １７・・・並列記述部分。 特許出願人　　　富士通株式会社 第３図 メ！＆ｐ１１：　　　　　　　　　１ｆｌＬ２：　　　
　　　　　　５！Ａ１１３二並り１１紀ＩＬさＰ（ｆこ
）゛ロゲラム（十の１）木叉施４９１１の記述方式のａ
馴図 第４図 （ｂ） 処理１・　　　　　ｖＩＬ２； 鬼理（５ニー＋−Ｊ 並つＩｇ己、１ざン（ｌニア０グラム（その２）（Ｃ） 本＾施Ｊ１１のＳ己ユギ、方式の乳■図第４図 （ｄ） Ｓυ１３　　Ａ、日 ＡＤＤ　　　Ａ、Ｃ 従−来のτ己延方式の１ （ｂ） け巳１月図

Claims (1)

【特許請求の範囲】
1. 複数のプログラム単位（１４−１、・・・）から構成さ
   れるアセンブリ言語の原ソースプログラム（１１）を、
   分岐によって排他的に実行されるプログラム単位（１４
   −２、・・・、１４−ｍ）どうしが並列に配置されるよ
   うに並列記述し、該原ソースプログラム（１１）のアセ
   ンブルを行う場合、並列記述されていない部分のプログ
   ラム単位（１４−１、１４−ｎ、・・・）に対してはそ
   の各ステップを順次出力し（１８−１、１８−ｎ、・・
   ・）、並列記述されている部分のプログラム単位（１４
   −２、・・・、１４−ｍ）に対しては該各プログラム単
   位を順次抽出しその各ステップを順次出力する（１８−
   ２、・・・、１８−ｍ）アセンブリ前処理部（１２）に
   よって、前記各プログラム単位（１４−１、・・・）が
   並列記述されない形式の中間ソースプログラム（１３）
   を生成した後にアセンブルを行うことを特徴とするアセ
   ンブリ言語の並列記述方式。