JPH01179346A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01179346A JPH01179346A JP33572187A JP33572187A JPH01179346A JP H01179346 A JPH01179346 A JP H01179346A JP 33572187 A JP33572187 A JP 33572187A JP 33572187 A JP33572187 A JP 33572187A JP H01179346 A JPH01179346 A JP H01179346A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic package
- semiconductor device
- bottom plate
- stage
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 10
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052737 gold Inorganic materials 0.000 abstract description 9
- 239000010931 gold Substances 0.000 abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052802 copper Inorganic materials 0.000 abstract description 8
- 239000010949 copper Substances 0.000 abstract description 8
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 8
- 239000011733 molybdenum Substances 0.000 abstract description 8
- 239000008188 pellet Substances 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 230000035882 stress Effects 0.000 description 5
- 230000035939 shock Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000002470 thermal conductor Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 241000772415 Neovison vison Species 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Landscapes
- Die Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法の改良、半導体装置に発生する熱
をパッケージ基体とは異種の熱良導体を介して放散する
構造をもつ半導体装置の製造方法の改良に関し、
底板とセラミックパッケージとの接着時にセラミックパ
ッケージに発生する残留応力を少なくし、また、半導体
装置チップをダイス付けする際にセラミックパッケージ
に発生する熱応力がなくなり、耐熱衝撃性を向上した半
導体装置の製造方法を提供することを目的とし、
ステージを有する底板を前記ステージ上に接着材料を介
して半導体装置チップを載置して、該半導体装置チップ
を前記ステージに接着し、ステージと半導体装置チップ
とを有する前記底板を固定用治具をもって固定し、前記
底板上に接着材料を介して、外部端子を有するセラミッ
クパッケージを載置して、前記固定用治具をもって、前
記底板と前記セラミックパッケージとの相対位置を固定
し、前記半導体装置チップの端子と前記セラミックパッ
ケージに設けられた端子とを接続し、前記セラミックパ
ッケージの上面に、接着材料を介して、前記底板と前記
セラミックパッケージとを、または、所望により、前記
セラミックパッケージと前記キャップとを接着するよう
に構成する。[Detailed Description of the Invention] [Summary] This invention relates to an improvement in a method for manufacturing a semiconductor device, and an improvement in a method for manufacturing a semiconductor device having a structure in which heat generated in the semiconductor device is dissipated through a good thermal conductor of a type different from a package base. Manufacture of semiconductor devices with improved thermal shock resistance by reducing the residual stress generated in the ceramic package when bonding the bottom plate and the ceramic package, and by eliminating the thermal stress generated in the ceramic package when dicing semiconductor device chips. In order to provide a method, a bottom plate having a stage is placed on the stage with a semiconductor device chip placed thereon via an adhesive material, the semiconductor device chip is adhered to the stage, and the stage and the semiconductor device chip are bonded together. A ceramic package having external terminals is placed on the bottom plate via an adhesive material, and the bottom plate and the ceramic package are fixed relative to each other using the fixing jig. fix the position, connect the terminals of the semiconductor device chip and the terminals provided on the ceramic package, and connect the bottom plate and the ceramic package to the top surface of the ceramic package via an adhesive material, or as desired. Accordingly, the ceramic package and the cap are bonded together.
本発明は、半導体装置の製造方法の改良に関する。半導
体装置に発生する熱をパッケージ基体とは異種の熱良導
体を介して放散する構造をもつ半導体装置の製造方法の
改良に関する。The present invention relates to an improvement in a method for manufacturing a semiconductor device. This invention relates to an improvement in a method for manufacturing a semiconductor device having a structure in which heat generated in the semiconductor device is dissipated through a good heat conductor different from the package base.
半導体装Ｉに発生する熱をパッケージ基体とは異種の熱
良導体を介して放散する構造をもつ半導体装置の製造方
法の代表例としてキャビティダウン型の半導体装置パッ
ケージが挙げられる。キャビティダウン型の半導体装置
パッケージとは、第４図に示すように、セラミックパッ
ケージ５の中央部に設けられた開口部に、底板３を介し
て半導体装置チップ１が固着され、外部端子１２はセラ
ミンクパッケージ５の上面に上方に向かって配設されて
おり、放熱効果が良好な構造を有する半導体装置パッケ
ージを言う。A cavity-down type semiconductor device package is a typical example of a method for manufacturing a semiconductor device having a structure in which heat generated in the semiconductor device I is dissipated through a good thermal conductor different from the package base. As shown in FIG. 4, a cavity down type semiconductor device package is a semiconductor device package in which a semiconductor device chip 1 is fixed to an opening provided in the center of a ceramic package 5 via a bottom plate 3, and external terminals 12 are connected to a ceramic package. It refers to a semiconductor device package that is disposed upward on the upper surface of the mink package 5 and has a structure that has a good heat dissipation effect.
従来技術に係るキャビティダウン型の半導体装置パッケ
ージの製造方法について、第４“図を参照して説明する
。A method of manufacturing a cavity-down type semiconductor device package according to the prior art will be described with reference to FIG. 4.
底板３は銅、モリブデン、銅の三層のクラッド・材より
なり、その上面には金メツキされたモリブデン等よりな
るステージ２が設けられ、その下面にはスタッド４が接
着されている。この底板３とセラミックパッケージ５と
を、銀鑞を使用して７８０°Ｃ程度に加熱して接着する
。モリブデン板に金メツキを施されてなるステージ２上
に金ペレットを載置し、その上に半導体装置チップ１を
載置し、４３０°Ｃ程度に加熱し、半導体装置チップ１
とステージ２との間に金とシリコンの共晶を形成するこ
とによって半導体装置チップ１とステージ２とを接着す
る。The bottom plate 3 is made of a three-layer cladding material of copper, molybdenum, and copper, and a stage 2 made of gold-plated molybdenum or the like is provided on its upper surface, and a stud 4 is bonded to its lower surface. The bottom plate 3 and the ceramic package 5 are bonded together by heating to about 780° C. using silver solder. A gold pellet is placed on a stage 2 made of a molybdenum plate plated with gold, a semiconductor device chip 1 is placed on top of the gold pellet, and the semiconductor device chip 1 is heated to about 430°C.
The semiconductor device chip 1 and the stage 2 are bonded together by forming a gold-silicon eutectic between the semiconductor chip 1 and the stage 2.
半導体装置チップ１のパッド端子（図示せず）とセラミ
ックパッケージ５に設けられたノぐンドム高子（図示せ
ず）とをボンディングワイヤ９をもって接続し、ニッケ
ル合金等からなるキャップ１１をセラミックパッケージ
５上に載置し、金錫合金を使用し、３５０°Ｃ程度に加
熱してキャップ１１とセラミックパッケージ５とを接着
し、封止する。A pad terminal (not shown) of the semiconductor device chip 1 and a high-temperature conductor (not shown) provided on the ceramic package 5 are connected with a bonding wire 9, and a cap 11 made of nickel alloy or the like is attached to the ceramic package 5. The cap 11 and the ceramic package 5 are placed on top, and the cap 11 and the ceramic package 5 are bonded and sealed using a gold-tin alloy and heated to about 350°C.
上記のとおり、半導体装置チップをセラミックパッケー
ジに封入する工程は、上記のとおり、繁雑であるばかり
でなく、底亭反３とセラミックパッケージ５とを、銀鑞
を使用して３５０°Ｃ程度に加熱して接着する際、銅、
モリブデン、銅の三層のクラツド材よりなる底板３の熱
膨張率とセラミ・ンクパッケージ５の熱膨張率とが異な
るため、接合後にセラミックパッケージ５に残留応力が
発生し、特に、ヒートサイクルが加わると、セラミンク
パッケージ５にクラックが発生することがある。As mentioned above, the process of encapsulating a semiconductor device chip in a ceramic package is not only complicated, but also heats the bottom plate 3 and the ceramic package 5 to about 350°C using silver solder. When bonding the copper,
Since the coefficient of thermal expansion of the bottom plate 3 made of a three-layer clad material of molybdenum and copper is different from that of the ceramic package 5, residual stress is generated in the ceramic package 5 after bonding, and in particular, heat cycles are applied. Then, cracks may occur in the ceramic package 5.
また、半導体装置チップ１をステージ２に接着する際、
セラミックパッケージ５も４３０’Ｃ程度に加熱される
ため、セラミンクパッケージ５が熱衝撃を受け、セラミ
ックパッケージ５にクラックが発生する確率が高い。Furthermore, when bonding the semiconductor device chip 1 to the stage 2,
Since the ceramic package 5 is also heated to about 430'C, there is a high probability that the ceramic package 5 will receive a thermal shock and cracks will occur in the ceramic package 5.
本発明の目的は、これらの欠点を解消することにあり、
底板とセラミックパッケージとの接着時、及び、ダイス
付は工程において、セラミックパッケージに発生する残
留応力を少なくし、耐熱衝撃性が向上した半導体装置の
製造方法を提供することにある。The purpose of the present invention is to eliminate these drawbacks,
The object of the present invention is to provide a method for manufacturing a semiconductor device with improved thermal shock resistance by reducing residual stress generated in the ceramic package during bonding of the bottom plate and the ceramic package and during the process of attaching the die.
〔問題点を解決するための手段］
上記の目的は、スタンド（４）が下面に設けられ、ステ
ージ（２）が上面に設けられている底板（３）をヒータ
ーブロック（６）上に載置し、前記ステージ（２）上に
金ベレットを載置し、その上に半導体装置チップ（１）
を！３２直して加熱し、この半導体装置チップ（１）を
前記ステージ（２）に接着し、前記スタッド（４）とス
テージ（２）と半導体装置チップ（１）とを有する前記
底板（３）を固定用治具（７）をもって固定し、前記底
板（３）上に低融点金属枠（８）を介して、外部端子（
１２）を有するセラミックパッケージ（５）を載置して
、前記固定用治具（７）をもって、前記底板（３）と前
記セラミックパッケージ（５）との相対位置を固定し、
前記半導体装置チップ（１）のパッド端子と前記セラミ
ックパッケージ（５）に設けられたパッド端子とをポン
ディングワイヤ（９）をもって接続し、前記セラミック
パッケージ（５）の上面に低融点金属枠（１０）を介し
てキャップ（１１）を載置し、加熱炉において加熱し、
前記低融点金属枠（８）、（１０）を溶融し、前記底板
（３）と前記セラミックパッケージ（５）および前記セ
ラミックパッケージ（５）と前記キャップ（１１）とを
接着する工程によって達成される。[Means for solving the problem] The above purpose is to place the bottom plate (3), on which the stand (4) is provided on the bottom surface and the stage (2) is provided on the top surface, on the heater block (6). Then, a gold pellet is placed on the stage (2), and a semiconductor device chip (1) is placed on it.
of! 32 and heat it to bond the semiconductor device chip (1) to the stage (2) and fix the bottom plate (3) having the stud (4), the stage (2), and the semiconductor device chip (1). The external terminal (
12), and fixing the relative position of the bottom plate (3) and the ceramic package (5) using the fixing jig (7);
The pad terminals of the semiconductor device chip (1) and the pad terminals provided on the ceramic package (5) are connected with bonding wires (9), and a low melting point metal frame (10 ) is placed on the cap (11) and heated in a heating furnace,
This is achieved by melting the low melting point metal frames (8) and (10) and bonding the bottom plate (3) and the ceramic package (5) and the ceramic package (5) and the cap (11). .
なお、前記底板（３）と前記セラミックパッケージ（５
）および前記セラミックパッケージ（５）と前記キャッ
プ（１１）との接着の少なくとも一方（勿論双方も含む
）を電気熔接をもってなすと、工程がさらに筒略化され
る。Note that the bottom plate (3) and the ceramic package (5)
) and the adhesion between the ceramic package (5) and the cap (11) (of course, both) can be performed by electric welding, thereby further simplifying the process.
半導体装置チップ１をステージ２に接着する際、セラミ
ックパッケージ５と底板３とはまだ分離されているので
、半導体装置チップ１をステージ２に接着する際の熱が
セラミックパッケージ５には加わることはなく、この工
程において、セラミックパッケージ５に熱応力が発生す
ることはない。When bonding the semiconductor device chip 1 to the stage 2, the ceramic package 5 and the bottom plate 3 are still separated, so the heat generated when bonding the semiconductor device chip 1 to the stage 2 is not applied to the ceramic package 5. In this step, no thermal stress is generated in the ceramic package 5.
また、セラミックパッケージ５と底板３との接着とセラ
ミックパッケージ５とキャップ１１との接着とは、それ
らの間に介在する低融点金属の枠を溶解させ、その凝固
過程においてなされるので、セラミックパッケージ５に
発生する残留応力は極めて小さく、ヒートサイクルが加
わってもセラミ・ツクパッケージにクラックが発生する
確率は少ない。Further, the bonding between the ceramic package 5 and the bottom plate 3 and the bonding between the ceramic package 5 and the cap 11 are performed during the solidification process by melting the low melting point metal frame interposed between them. The residual stress generated in the ceramic package is extremely small, and the probability of cracks occurring in the ceramic package is low even when heat cycles are applied.
以下、図面を参照しつ一１本発明の一実施例に係る半導
体装置の製造方法について説明する。Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
第２図参照
スタッド４を１ｌＷｉｌｌｔ等をもって接着し、モリブ
デン材よりなる厚さ約１．０ｍのステージ２を有した冷
間圧着された銅、モリブデン、銅の三層のクラツド材よ
りなる厚さ約０．７ｍｍの底板３をヒーターブロック６
上に載置する。Refer to Fig. 2, the stud 4 is bonded with 1lWilt, etc., and the stage 2 is made of molybdenum material and has a thickness of about 1.0 m.It is cold-pressed and made of three layers of cladding material of copper, molybdenum, and copper. Connect the 0.7mm bottom plate 3 to the heater block 6
Place it on top.
ステージ２上に金ペレットを載置しく図示せず）、その
上に半導体装置チップ１を載置し、ヒーターブロック６
をもって４３０°Ｃ程度に加熱し、ステージ２と半導体
装置チップ１との間に金とシリコンの共晶を形成するこ
とによって、ステージ２と半導体装置チップ１とを接着
する。A gold pellet is placed on the stage 2 (not shown), the semiconductor device chip 1 is placed on top of the gold pellet, and the heater block 6 is placed on top of the gold pellet.
The stage 2 and the semiconductor device chip 1 are bonded by heating to about 430° C. to form a eutectic of gold and silicon between the stage 2 and the semiconductor device chip 1.
第３図参照
前記の半導体装置チップ１が接着された底板３を、固定
用治具７を使用して固定する０次に、底板３上に、金錫
、半田等の低融点金属の枠８を介して、セラミックパッ
ケージ５を載置し、底板３とセラミックパッケージ５と
の相対位置を固定用治具７をもって固定する。Refer to FIG. 3. The bottom plate 3 to which the semiconductor device chip 1 is adhered is fixed using a fixing jig 7. Next, a frame 8 made of a low melting point metal such as gold tin or solder is placed on the bottom plate 3. The ceramic package 5 is placed thereon, and the relative positions of the bottom plate 3 and the ceramic package 5 are fixed using a fixing jig 7.
半導体装置チップのバンド端子（図示せず）とセラミッ
クパッケージ５のパッド端子（図示せず）とをボンディ
ングワイヤ９をもって接続する。Band terminals (not shown) of the semiconductor device chip and pad terminals (not shown) of the ceramic package 5 are connected using bonding wires 9.
第１図参照
セラミックパッケージ５上に、金錫、半田等の低融点金
属の枠１０を介して、ニッケル合金、クラツド材等から
なるキャップ１１を載置してコンベア炉に搬入し、数１
００℃の温度において数１０分間加熱し、低融点金属枠
８．１０を溶融し、底板３とセラミックパッケージ５二
および、セラミックパッケージ５とキャップ１１とを接
着し、封止する。A cap 11 made of nickel alloy, cladding material, etc. is placed on the ceramic package 5 (see FIG. 1) via a frame 10 made of a low-melting point metal such as gold-tin, solder, etc., and the package is carried into a conveyor furnace.
The low melting point metal frame 8.10 is heated for several tens of minutes at a temperature of 00° C., and the bottom plate 3 and the ceramic package 52, and the ceramic package 5 and the cap 11 are bonded and sealed.
なお、セラミックパッケージ５と底板３との間およびセ
ラミックパッケージ５とキャップ１１との間を接着する
工程の両方、または、いづれか一方を、電気熔接による
接着に替えることができる。Note that either or both of the steps of bonding the ceramic package 5 and the bottom plate 3 and the ceramic package 5 and the cap 11 may be replaced with bonding by electric welding.
この場合、セラミックパッケージ５を一電極とし、底板
３またはキャップ１１にスポット電極をあてることによ
り、全周にわたってスポット溶接をなせばよい。In this case, by using the ceramic package 5 as one electrode and applying the spot electrode to the bottom plate 3 or the cap 11, spot welding can be performed over the entire circumference.
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、セラミックパッケージが未だ底板付けさ
れていない状態で底板上に形成されているステージに半
導体装置チップを加熱接着するため、半導体装置チップ
接着時の熱衝撃がセラミックパッケージに加わることは
ありえない。As explained above, in the method for manufacturing a semiconductor device according to the present invention, the semiconductor device chip is bonded by heating to the stage formed on the bottom plate with the ceramic package not yet attached to the bottom plate. Thermal shock of time cannot be applied to ceramic packages.
また、底板とセラミックパッケージとの接着とセラミッ
クパッケージとキャップとの接着との少なくとも一方は
、低融点金属枠を介在させ、これを熔融の上凝固させて
融着させること−されているため、低温における接着が
可能となり、特に、セラミックパッケージに発生する残
留応力が少ない。Furthermore, at least one of the adhesion between the bottom plate and the ceramic package and the adhesion between the ceramic package and the cap is achieved by interposing a low-melting point metal frame, which is melted and then solidified to be fused. In particular, there is less residual stress generated in the ceramic package.
そのため、セラミックパッケージにクラックが発生する
ことがなく製造歩留りが向上する。Therefore, cracks do not occur in the ceramic package, and manufacturing yield is improved.
第１図は、本発明の一実施例に係る半導体装置の製造方
法の要旨に係るパッケージ封止工程の最終工程の説明図
である。
第２・３図は、本発明の一実施例に係る半導体装置の製
造方法の主要工程の工程図である。
第４図は、従来技術に係るキャビティダウン型半導体装
置パッケージの断面図である。
１・・・・半導体装置チップ、
２・・・・ステージ、
３・・・・底板、
４・・・・スタッド、
５・・・・セラミックパッケージ、
６・・・・ヒーターブロック、
７・・・・固定用治具、
８．１０・・低融点金属枠、
９・・・・ボンディングワイヤ、
１１・・・・キャップ、
１２・・・・外部端子。FIG. 1 is an explanatory diagram of the final step of a package sealing process related to the gist of a method for manufacturing a semiconductor device according to an embodiment of the present invention. 2 and 3 are process diagrams of main steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 4 is a sectional view of a cavity down type semiconductor device package according to the prior art. DESCRIPTION OF SYMBOLS 1... Semiconductor device chip, 2... Stage, 3... Bottom plate, 4... Stud, 5... Ceramic package, 6... Heater block, 7... -Fixing jig, 8.10...Low melting point metal frame, 9...Bonding wire, 11...Cap, 12...External terminal.
Claims (1)
有する底板（３）の前記ステージ（２）上に接着材料（
８）を介して半導体装置チップ（１）を接着し、 前記ステージ（２）と前記半導体装置チップ（１）とを
有する前記底板（３）を固定用治具（７）をもって固定
し、前記底板（３）上に接着材料（８）を介して、外部
端子（１２）を有するセラミックパッケージ（５）を載
置して、前記固定用治具（７）をもって、前記底板（３
）と前記セラミックパッケージ（５）との相対位置を固
定し、前記半導体装置チップ（１）の端子と前記セラミ
ックパッケージ（５）に設けられた端子とを接続し、 前記セラミックパッケージ（５）の上面に接着材料（８
）を介して、キャップ（１１）を載置して、前記底板（
３）と前記セラミックパッケージ（５）とを接着すると
ともに、前記セラミックパッケージ（５）と前記キャッ
プ（１１）とも接着し、前記セラミックパッケージ（５
）を封止する ことを特徴とする半導体装置の製造方法。 ［２］ボンディングワイヤ（９）を接続した後、前記セ
ラミックパッケージ（５）の上面に低融点金属板（１０
）を介して前記キャップ（１１）を載置して、加熱炉に
おいて加熱し、前記セラミックパッケージ（５）と前記
キャップ（１１）とを接着することを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 ［３］前記底板（３）と前記セラミックパッケージ（５
）との接着と前記セラミックパッケージ（５）と前記キ
ャップ（１１）との接着との少なくとも一方は電気熔接
をもってなすことを特徴とする特許請求の範囲第１項ま
たは第２項記載の半導体装置の製造方法。[Scope of Claims] [1] An adhesive material (
8), the bottom plate (3) having the stage (2) and the semiconductor device chip (1) is fixed with a fixing jig (7), and the bottom plate is fixed with a fixing jig (7). (3) Place a ceramic package (5) having external terminals (12) thereon via an adhesive material (8), and hold the fixing jig (7) on the bottom plate (3).
) and the ceramic package (5), the terminals of the semiconductor device chip (1) and the terminals provided on the ceramic package (5) are connected, and the upper surface of the ceramic package (5) is fixed. Adhesive material (8
), place the cap (11) on the bottom plate (
3) and the ceramic package (5), and also the ceramic package (5) and the cap (11), and the ceramic package (5)
) A method for manufacturing a semiconductor device, comprising: sealing a semiconductor device. [2] After connecting the bonding wire (9), the low melting point metal plate (10
), the ceramic package (5) and the cap (11) are bonded together by placing the cap (11) thereon and heating it in a heating furnace. A method for manufacturing a semiconductor device. [3] The bottom plate (3) and the ceramic package (5)
), and at least one of the adhesion between the ceramic package (5) and the cap (11) is achieved by electric welding. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33572187A JPH01179346A (en) | 1987-12-30 | 1987-12-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33572187A JPH01179346A (en) | 1987-12-30 | 1987-12-30 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01179346A true JPH01179346A (en) | 1989-07-17 |
Family
ID=18291726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33572187A Pending JPH01179346A (en) | 1987-12-30 | 1987-12-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01179346A (en) |
-
1987
- 1987-12-30 JP JP33572187A patent/JPH01179346A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3883946A (en) | Methods of securing a semiconductor body to a substrate | |
| JP2972096B2 (en) | Resin-sealed semiconductor device | |
| JPS6031102B2 (en) | Integrated circuit package and its manufacturing method | |
| JP3336982B2 (en) | Semiconductor device and method of manufacturing the same | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| KR100343150B1 (en) | Power semiconductor module with metal terminal, metal terminal manufacturing method of power semiconductor module, and power semiconductor module manufacturing method | |
| JPH01179346A (en) | Manufacture of semiconductor device | |
| JPH0551179B2 (en) | ||
| JPS6389313A (en) | Molding of resin in mold for electronic component | |
| JPS6313337A (en) | Process of mounting semiconductor element | |
| JPH06241889A (en) | Semiconductor device | |
| KR100209682B1 (en) | Manufacturing method of semiconductor package | |
| JPS6155778B2 (en) | ||
| JPH01179351A (en) | Plastic-molded semiconductor device and its manufacture | |
| JP2000269399A (en) | Lead frame and semiconductor device using the same | |
| JP2001257305A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPS636848A (en) | Semiconductor device | |
| JPS58216448A (en) | Semiconductor device and manufacture thereof | |
| JPS59211252A (en) | Semiconductor device | |
| JPS62148828A (en) | Semiconductor pressure sensor | |
| JPH0228349A (en) | Aluminum nitride package and its manufacture | |
| JPS63133554A (en) | Semiconductor device | |
| JPS63318744A (en) | Semiconductor device | |
| JPH08264672A (en) | Resin sealed ceramic package and manufacture thereof | |
| JPH07273240A (en) | Resin-sealed semiconductor device |