JPH01178924A - 表示装置の製造方法 - Google Patents
表示装置の製造方法Info
- Publication number
- JPH01178924A JPH01178924A JP62334529A JP33452987A JPH01178924A JP H01178924 A JPH01178924 A JP H01178924A JP 62334529 A JP62334529 A JP 62334529A JP 33452987 A JP33452987 A JP 33452987A JP H01178924 A JPH01178924 A JP H01178924A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- film
- thin film
- electrode wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 28
- 239000011521 glass Substances 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 235000000434 Melocanna baccifera Nutrition 0.000 description 1
- 241001497770 Melocanna baccifera Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電極配線の形成された基板上に、この電極配
線の応力よりも高い応力の薄膜を形成する工程を有する
表示装置の製造方法に関するものであシ、大面積に渡υ
下地の低応力薄膜で形成した電極配線の剥れによる断線
やショートをなくし、再現性良く作成し得る製造方法を
提供するものであり、かかる製造方法で作成した高応力
薄膜は、液晶パネルや、ＥＬパネル等の絶縁膜や、電極
配線等として利用し得るものである。
線の応力よりも高い応力の薄膜を形成する工程を有する
表示装置の製造方法に関するものであシ、大面積に渡υ
下地の低応力薄膜で形成した電極配線の剥れによる断線
やショートをなくし、再現性良く作成し得る製造方法を
提供するものであり、かかる製造方法で作成した高応力
薄膜は、液晶パネルや、ＥＬパネル等の絶縁膜や、電極
配線等として利用し得るものである。
従来の技術
一般に高応力薄膜は、電子ビーム蒸着法やスパッタリン
グ法やＣＶＤ法にて製造される。本発明は、スパッタリ
ング法による製造方法に関するものであり、従来は成膜
中の真空度やガス流量、放電パワー等の成膜条件を制御
することによって成膜をしている。
グ法やＣＶＤ法にて製造される。本発明は、スパッタリ
ング法による製造方法に関するものであり、従来は成膜
中の真空度やガス流量、放電パワー等の成膜条件を制御
することによって成膜をしている。
発明が解決しようとする問題点
しかし、たとえば、ステンレス裂あるいはアルミ展のト
レーに、パターン化された多層膜が形成されているガラ
ス基板を多数装着し、成膜時に固定されたターゲット上
をトレーが一方向に通過する方式のスパッタリング装置
でトレーを連続的にターゲット上を通過させ成膜する際
、上記製造方法では、基板の進行方向（前後方向）ない
し、基基板の進行方向に対し直角方向（左右方向）に沿
って膜質が異なり、膜応力はガラス基板の進行方向に対
して前後もしくは、左右で異なる。すなわち、トレ一方
式の場合、ガラス基板の場所による膜応力のムラが生じ
−Ｃしまう。つまり面内でより応力の高い所と、やや低
い所の差がおこり応力の大きい所の下地のパターン化さ
れた電極配線の低応力薄膜のハガレを引きおこし、それ
によって断線やショート不良をおこす。
レーに、パターン化された多層膜が形成されているガラ
ス基板を多数装着し、成膜時に固定されたターゲット上
をトレーが一方向に通過する方式のスパッタリング装置
でトレーを連続的にターゲット上を通過させ成膜する際
、上記製造方法では、基板の進行方向（前後方向）ない
し、基基板の進行方向に対し直角方向（左右方向）に沿
って膜質が異なり、膜応力はガラス基板の進行方向に対
して前後もしくは、左右で異なる。すなわち、トレ一方
式の場合、ガラス基板の場所による膜応力のムラが生じ
−Ｃしまう。つまり面内でより応力の高い所と、やや低
い所の差がおこり応力の大きい所の下地のパターン化さ
れた電極配線の低応力薄膜のハガレを引きおこし、それ
によって断線やショート不良をおこす。
問題点を解決するだめの手段
成膜時に固定されたターゲット上をトレーが一方向に通
過する方式のスパッタリング法で高応力薄膜を製造する
場合、通常成膜時の真空度、ガス流量、放電パワー等の
成膜条件を制御することによって、任意の薄膜の膜応力
を得ていた。
過する方式のスパッタリング法で高応力薄膜を製造する
場合、通常成膜時の真空度、ガス流量、放電パワー等の
成膜条件を制御することによって、任意の薄膜の膜応力
を得ていた。
しかしながら、上記スパッタリング法で、基板を装着し
たトレーを連続的にターゲット上を通過させ、高応力薄
膜を成膜すると、大面積基板の場合、場所による膜応力
差がでてしまう。本発明はその基板上の応力差を利用し
、すなわち下地のパターン化された電極配線の低応力薄
膜の長手方向に大きな膜応力がかかる様（パターンの幅
方向には、小さな膜応力がかかる）形状に合わせ、高応
力薄膜の成膜する基板の向きを変え、それによりハガレ
に伴う断線やショートをなくすことを特徴とする製造方
法である。
たトレーを連続的にターゲット上を通過させ、高応力薄
膜を成膜すると、大面積基板の場合、場所による膜応力
差がでてしまう。本発明はその基板上の応力差を利用し
、すなわち下地のパターン化された電極配線の低応力薄
膜の長手方向に大きな膜応力がかかる様（パターンの幅
方向には、小さな膜応力がかかる）形状に合わせ、高応
力薄膜の成膜する基板の向きを変え、それによりハガレ
に伴う断線やショートをなくすことを特徴とする製造方
法である。
作用
これにより、基板を装着するトレーをターゲット上に連
続的に通過させる上記スパッタリング法による高応力薄
膜の製造法において、下地のパターン化された電極配線
の低応力薄膜の断線やショートを少なくすることに成功
したものである。
続的に通過させる上記スパッタリング法による高応力薄
膜の製造法において、下地のパターン化された電極配線
の低応力薄膜の断線やショートを少なくすることに成功
したものである。
実施例
以下本発明の一実施例について、図を用いて説明する。
図に示すように、電極配線パターンの形成されたガラス
基板１を複数枚保持したトレー２が連続的に連なり、そ
れらがターゲット３上を連続通過して成膜を行うインラ
イン式スパッタリング装置を用い、成膜中の真空度をＩ
ＢＴｏｒｒ前後の高真空度に保ち、ガス流量を一定にし
、投入する電力が常に一定になる様に電源にフィードバ
ックをかけながら高応力金属薄膜（Ｃｒニクロム）を成
膜した。膜応力は、トレーの進行方向すなわち、ターゲ
ットの長手方向の応力が大きくなっている。
基板１を複数枚保持したトレー２が連続的に連なり、そ
れらがターゲット３上を連続通過して成膜を行うインラ
イン式スパッタリング装置を用い、成膜中の真空度をＩ
ＢＴｏｒｒ前後の高真空度に保ち、ガス流量を一定にし
、投入する電力が常に一定になる様に電源にフィードバ
ックをかけながら高応力金属薄膜（Ｃｒニクロム）を成
膜した。膜応力は、トレーの進行方向すなわち、ターゲ
ットの長手方向の応力が大きくなっている。
図に示すように、ターゲット３上を通過するトレー２に
、トレー２の進行方向に対し直角方向にパターン配線さ
れた低い膜応力の五ｌ、Ｏｒ薄膜が堆積されているガラ
ス基板１人（すなわち、ターゲット３の長手方向に対し
て同方向にパターン化されたムｌの電極配線が走ってい
る基板）と、トレー２の進行方向と同方向にパターン化
された電極配線のＡｄ薄膜が堆積されているガラス基板
１Ｂ（すなわち、ターゲット３の長手方向に対して直角
方向にパターン化されたム４電極配線が走っている基板
）を装着し、真空度、ガス流量、放電パワー等の成膜条
件を同一にして（ｃｒ薄膜）を成膜する実験を行なった
。両基板の下地の五で電極配線が走査している方向（以
下配線方向と略す）と、パターン化されたムｌ電極配線
の幅方向（以下配線幅方向と略す）のＯｒ膜応力と、両
基板１人。
、トレー２の進行方向に対し直角方向にパターン配線さ
れた低い膜応力の五ｌ、Ｏｒ薄膜が堆積されているガラ
ス基板１人（すなわち、ターゲット３の長手方向に対し
て同方向にパターン化されたムｌの電極配線が走ってい
る基板）と、トレー２の進行方向と同方向にパターン化
された電極配線のＡｄ薄膜が堆積されているガラス基板
１Ｂ（すなわち、ターゲット３の長手方向に対して直角
方向にパターン化されたム４電極配線が走っている基板
）を装着し、真空度、ガス流量、放電パワー等の成膜条
件を同一にして（ｃｒ薄膜）を成膜する実験を行なった
。両基板の下地の五で電極配線が走査している方向（以
下配線方向と略す）と、パターン化されたムｌ電極配線
の幅方向（以下配線幅方向と略す）のＯｒ膜応力と、両
基板１人。
１Ｂの下地のパターン化された五ｌ電極配線の断線率を
比べた。その結果を第１表に示す。
比べた。その結果を第１表に示す。
表１かられかる様に、配線幅方向の応力が小さい基板１
人の方が、配線幅方向の応力が大きい基板１Ｂより、下
地のパターン化されたＡｌ薄膜の断線率がはるかに低い
ことがわかる。
人の方が、配線幅方向の応力が大きい基板１Ｂより、下
地のパターン化されたＡｌ薄膜の断線率がはるかに低い
ことがわかる。
以上説明した実施例は、ターゲットとしてＯｒメタ−ッ
トを用いているが、ＣＶＤ法による窒化シリコン膜でも
同様の効果を得ている。
トを用いているが、ＣＶＤ法による窒化シリコン膜でも
同様の効果を得ている。
発明の効果
本発明の製造法により作成した高応力薄膜は、膜応力の
基板面内のバラツキはあるものの、下地のパターン化さ
れた低応力薄膜の断線やショート不良を低下させ、かつ
大画面化しつつある液晶テレビや液晶デイスプレィなら
びにＥＬデイスプレィ等の表示装置の製造方法として特
に有用である。
基板面内のバラツキはあるものの、下地のパターン化さ
れた低応力薄膜の断線やショート不良を低下させ、かつ
大画面化しつつある液晶テレビや液晶デイスプレィなら
びにＥＬデイスプレィ等の表示装置の製造方法として特
に有用である。
図は本発明の一実施例におけるＯｒ薄膜製造用インライ
ン式スパッタリング装置の反応室内溝酸の概略図である
。 １・・・・・・ガラス基板、２・・・・・・ステンレス
製トレー、３・・・・・・Ｏｒメタ−ット、１人・・・
・・・ムｌ電極配線の長手方向が、トレーの進行方向に
対し直角方向になる様に装着したガラス基板、１Ｂ・・
・・・・人ｌ電極配線の長手方向が、トＶ−の進行方向
になる様に装着したガラス基板。
ン式スパッタリング装置の反応室内溝酸の概略図である
。 １・・・・・・ガラス基板、２・・・・・・ステンレス
製トレー、３・・・・・・Ｏｒメタ−ット、１人・・・
・・・ムｌ電極配線の長手方向が、トレーの進行方向に
対し直角方向になる様に装着したガラス基板、１Ｂ・・
・・・・人ｌ電極配線の長手方向が、トＶ−の進行方向
になる様に装着したガラス基板。
Claims (1)
- 電極配線が形成された基板上に、この電極配線の応力よ
りも高い応力の薄膜を形成する工程において、該電極配
線パターンの形状が長い方向より短い方向に前記応力の
高い薄膜の応力が小さく作用する様に基板を設置して、
高応力薄膜を形成する工程を有する事を特徴とする表示
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33452987A JPH0734077B2 (ja) | 1987-12-29 | 1987-12-29 | 表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33452987A JPH0734077B2 (ja) | 1987-12-29 | 1987-12-29 | 表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01178924A true JPH01178924A (ja) | 1989-07-17 |
| JPH0734077B2 JPH0734077B2 (ja) | 1995-04-12 |
Family
ID=18278423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33452987A Expired - Fee Related JPH0734077B2 (ja) | 1987-12-29 | 1987-12-29 | 表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734077B2 (ja) |
-
1987
- 1987-12-29 JP JP33452987A patent/JPH0734077B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0734077B2 (ja) | 1995-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4585537A (en) | Process for producing continuous insulated metallic substrate | |
| JP3316490B2 (ja) | 放電電極への給電方法、高周波プラズマ生成方法および半導体製造方法 | |
| JP2003526739A5 (ja) | ||
| US6461485B2 (en) | Sputtering method for forming an aluminum or aluminum alloy fine wiring pattern | |
| JP2000012870A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JP3766453B2 (ja) | 透明導電膜およびその製造方法 | |
| JPH01178924A (ja) | 表示装置の製造方法 | |
| JPH0831752A (ja) | Ｃｖｄ装置の反応室のクリーニング方法およびコーティング方法 | |
| JP2712166B2 (ja) | 透明導電膜の製造方法 | |
| JP3265399B2 (ja) | シリコン酸化膜と透明導電膜の連続形成方法 | |
| JPS634062A (ja) | バイアススパツタ装置 | |
| JP3708940B2 (ja) | Ｃｖｄ装置の反応室のコーティング方法 | |
| JP2002339061A (ja) | 薄膜形成方法 | |
| US5976637A (en) | Method for coating heterogeneous substrates with homogeneous layers | |
| KR102634206B1 (ko) | 표면적과 표면조도를 향상시킬 수 있는 쉴드의 제조방법 | |
| US20090092754A1 (en) | Film formation method, mask for film formation and film formation device | |
| JP3071657B2 (ja) | 薄膜形成装置及び薄膜形成方法 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004200233A (ja) | プラズマ生成装置 | |
| JP3113767B2 (ja) | 透明導電膜の製造方法および製造装置 | |
| JPS6318330A (ja) | 液晶素子のパタ−ン形成方法 | |
| JPH03140255A (ja) | サーマルヘッドの製造装置 | |
| JPH0915570A (ja) | 薄膜付ガラス基板 | |
| JPH113798A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH0345931A (ja) | 非線形素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |