JPH01173201A - デジタル式プロセス制御装置 - Google Patents

デジタル式プロセス制御装置

Info

Publication number
JPH01173201A
JPH01173201A JP33211287A JP33211287A JPH01173201A JP H01173201 A JPH01173201 A JP H01173201A JP 33211287 A JP33211287 A JP 33211287A JP 33211287 A JP33211287 A JP 33211287A JP H01173201 A JPH01173201 A JP H01173201A
Authority
JP
Japan
Prior art keywords
value
manipulated variable
integral
variable
controlled variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33211287A
Other languages
English (en)
Other versions
JP2576449B2 (ja
Inventor
Masaki Namie
正樹 浪江
Hidefumi Taguchi
田口 秀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP62332112A priority Critical patent/JP2576449B2/ja
Publication of JPH01173201A publication Critical patent/JPH01173201A/ja
Application granted granted Critical
Publication of JP2576449B2 publication Critical patent/JP2576449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の分野) この発明は、PID制御系、2自由度PID制御系、積
分型最適レギュレータ等として好適なデジタル式プロセ
ス制御装置に関する。
(発明の概要) この発明では、この種のデジタル式プロセス制御装置に
おいて、操作量計算値UNが飽和領域にある期間につい
ては、積分操作量計算値INをそのときどの制御状態に
応じて適宜補正し、過積弁等に起因する整定時間の遅れ
を防止したものである。
(従来技術とその問題点) 従来、この種のデジタル式プロセス制御装置では、IJ
min≦UN≦IJ maxなる操作量飽和特性を前提
として、下記(1)、(2)式 %式%) 但し、1N:サンプリング時点Nにおける積分操作量 IN−+  :サンプリング時点N−1における積分操
作量 Umin ;操作量下限値 IJmax ;操作量上限値 MN;積分操作量以外の操作量 rN;制御量目標値 yN:制御量検出値 Ki;積分ゲイン TS:サンプリング時間 に基いて、操作 UNを決定出力するように構成されて
いる。
すなわち、第3図に示されるように、制御動作が開始さ
れると、まずサンプリングカウンタN。
積分ゲインKi、サンプリング時間Ts、積分初期値I
n、操作量上限値IJmax、操作量下限値Uminの
初期設定がなされる(ステップ301)。
この状態において、ユーザが制御量目標値rN。
制御量検出値’1/Nおよび積分操作量以外の操作量M
Nの計算に必要なデータを入力するとくステップ302
> 、前述した(i>、(2)式に基いてサンプリング
時点Nにおける積分操作量I N +サンプリング時点
Nにおけるトータル操作ff1UNが求められる(ステ
ップ303)。
その後、求められたトータル操作量UNの値が、LJm
in≦UN≦U maxと判定されれば(ステップ30
4)、計算値UNの値はそのまま外部へと出力され(ス
テップ307)、サンプリングカウンタNの値を+1歩
進しでは、以上の動作が繰り返される。
これに対して、トータル操作ff1UNの値が、上下限
値を越えると(ステップ304UN>UmaxまたはU
 N <Umin ) 、操作量UNの値はその上限値
U maxまたは下限値IJminに制限される(ステ
ップ305または306)。
しかしながら、このような従来のデジタル式プロセス制
御装置にあっては、トータル操作iUNの値が上下限値
に制限されている期間においても、第4図(B)に点線
で示されるように、積分操作量INの値は増加していく
ため、制御量検出値yNの値が制御量目標値yNに達し
た時点においては過積弁の状態となりやすく、このため
第4図(A)に実線で示されるように、オーバーシュー
トを生じて整定時間が長くなるという問題点があった。
そこで、従来この種のデジタル式プロセス制御装置では
、第5図(B)に点線で示されるように、トータル操作
量UNの値がtJ maxに制限されている期間につい
ては、積分動作を停止して過積弁を防止し、これにより
整定に至る時間を短縮化することが行なわれている。
しかしながら、このような従来対策にあっては、操作量
計算値UNの値が飽和領域にある期間については、−率
に積分動作を停止させるようになされていたため、なお
も必ずしも充分に整定時間を短縮させるに至ってはいな
かった。
(発明の目的) この発明の目的は、この種のデジタル式プロセス制御装
置において、整定に至る時間を可及的に短縮化すること
にある。
(発明の構成と効果) この発明は上記の目的を達成するために、IJmin≦
UN≦U maxなる操作量飽和特性を前提として、下
記(1)、(2)式 %式%) 但し、■N;サンプリング時点Nにおりる積分操作量 fN−1+サンプリング時点N−1における積分操作量 Umin ;操作吊下限値 Umax :操作量上限値 MN;積分操作量以外の操作量 rN;制御量目標値 y〜;制御量検出値 Ki:積分ゲイン TS;サンプリング時間 に基いて、操作量UNを決定出力するようにしたデジタ
ル式プロセス制御装置において、前記操作量計算値UN
が飽和領域にある期間については、前記積分操作量計算
値INをそのときどの制御状態に応じて適宜補正するこ
と、を特徴とするものである。
このような構成によれば、PID定数が適切に設定され
なかった場合等に起因して、制御量検出値が急激に変化
したような場合にも、これを直ちに整定状態に引き込む
ことができ、またトータル操作uLJNの値を上下限値
に制限している期間においても、積分操作量の値を最適
値に保持することができ、飽和領域から復帰した時点に
おける回復動作を適切に行なわせることができる。
(実施例の説明) 第1図は本発明に係るデジタル式プロセス制御装置の制
御プログラムの構成を示すフローチャートであり、以下
このフローチャートに従って本発明装置の動作を系統的
に説明する。
なお、本発明装置の電気的なハードウェア構成について
は、いわゆるマイクロプロセッサ、ROM、RAMを主
体としたマイクロコンピュータよりなるものであり、そ
の構成は周知であるから図示説明は省略する。
また、出力手段としては、よく知られているようにパワ
ートランジスタ等のドライブ回路を備えており、これで
バルブ、モータ等を自在に制御が可能になされている。
第1図において、プログラムが開始されると、従来例と
同様にして、サンプリングカウンタN。
積分ゲインKi、サンプリング時間TS、積分初期値■
。、操作量上限値IJmax、操作量下限値Uminの
初期設定がなされる(ステップ101)。
この状態において、制御量目標値rN、’yNおよび他
の操作ffiMNの計算に必要なデータの入力が行なわ
れると(ステップ102>、前述と同様にして、積分操
作ff1IN、トータル操作fatUNの計算が行なわ
れる(ステップ103)。
−9−′ その後、求められたトータル操作ff1UNと上下限値
LJmax 、 LJminとの大小比較が行なわれる
(ステップ104) ここで、トータル操作@UNの値が上下限値の範囲内と
判定されれば(ステップ104)、トータル操作量UN
の値はそのまま外部へと出力され(ステップ117)、
サンプリングカウンタを+1歩進じてはくステップ11
8)、以上の動作が繰り返される。
これに対して、トータル操作m(JNの値が上下限値I
Jmax 、 Llminを越えていると判定された場
合には、従来例と同様にしてトータル操作量の値は上下
限値に制限される(ステップ105または111)。
ここまでは、従来の動作と同様であるが、以後の動作に
ついては本発明にあっては特別な工夫を行なっている。
なお、以後の本発明特徴事項については、上限値を越え
ている場合と、下限値を越えている場合とで対称的であ
るため、以下の説明では上限値を越えている場合を代表
して説明することとする。
トータル操作iUNの値を上限値U maxに制限する
処理が終了するとくステップ105)、その後まず前回
の積分操作ff1IN−+と今回の積分操作量INとの
大小比較が行なわれる(ステップ106)。
この比較は、制御量検出値yNが制御量目標値INを越
えているか否かを判断することを意味する(ステップ1
06)。
ここで、IN>IN−+、すなわち制御量検出値yNが
制御量目標値rNを越えていないと判定された場合には
(ステップ106YES) 、続いてその他の操作量M
Nと操作量上限値U maxとの大小比較が行なわれる
(ステップ107)。
ここで、M N < IJmaxと判定されると(ステ
ップ107YES> 、続いて前回の積分操作量IN=
IN−1とlJmax −MNとの大小比較が行なわれ
る(ステップ108)。
ここで、IN−+≧IJmax −MNと判定されると
(ステップ108YES) 、直ちに積分操作量の値は
IN=IN−IN=IN−1に補正され(ステップ10
9)、すなわち積分動作が停止される。
その結果、第2図(A)に示されるように、トータル操
作BUNの値は上限値tJ maXに制限された上(ス
テップ105)、Lかも積分操作量の値もIN=IN−
IN=IN−+に固定され、以後このような状態が継続
する限り、積分操作量の値はそれまでの値に保持され続
(プる。
また、MN≧LJmaXと判定された場合にも(ステッ
プ107NO)、同様にして積分操作量の値はIN=I
N−IN=IN−1に補正され(ステップ109)、第
2図(C)に示されるように、積分操作量の値はそれま
での状態に保持される。
これにより、従来と同様にして、過積分に基づく整定時
間の遅れが防止されることとなる。
一方、I +q −1<UmaX −M Nと判定され
た場合にはくステップ108NO)、積分操作量の値は
U N = Umax −M Nに置換えられ(ステッ
プ110)、同様にして過積分が防止される。
すなわち、第2図(B)に示される状態において、第2
図(A>または(C)と同様にして、Iu=T、u−1
と固定した場合、トータル操作量計算値UNがU ma
xを越えているにもかかわらず、MN+IN−+の値は
U maxに満たないという不合理が生ずるわけで必る
が、ステップ110の処理を実行することによって、こ
のような場合にもMN+IN=IN−1の値を頂度U 
maxに一致させることが可能となり、これにより飽和
状態から離脱したときの回復処理が合理的に行なわれる
結果となる。
一方、IN≦IN−+と判定された場合には(ステップ
’106NO> 、第2図(D)、(E)に示されるよ
うに、従来例とは全く異なり、UN−U maxの状態
に固定しながらも(ステップ105)、積分動作自体は
継続されることとなる。
このため、PID定数の設定が適切でないこと等に起因
して、制御量検出値yNの値が制御量目標値rNを大き
く越えたような場合には、積分動作を継続させることに
よって、これを直ちに目標値rNに引き込むことが可能
どなり、整定時間の= 13− 短縮化を図ることができる。
このように、本実施例装置によれば、操作量計算値UN
の値が飽和領域にある期間についても、積分操作量計算
値INを一率に固定するのではなく、そのときどきの制
御状態に応じて適宜補正するようにしているため、従来
装置に比べ、整定時間の短縮化を図ることができる。
なお、以上の実施例では、PID制御系に適用した場合
を説明したが、その他2自由度PID制御系にも適用す
ることができる。
すなわち、この場合には MN=KI)−eN−α−Kp−rN 但し、α;2自由度PIDパラメータO≦α≦1β;2
自由度PIDパラメータO≦β≦1また、積分型最適レ
ギュレータにも適用することができる。
この場合には、MN=F−X 但し、「;フィードバックゲイン −14= X:状態ベクトル
【図面の簡単な説明】
第1図は本発明に係るデジタル式プロセス制御装置の制
御プログラムの構成を示すフローチャート、第2図は同
装置の演算内容を模式的に示す説明図、第3図は従来装
置の制御プログラムを示すフローチャート、第4図は従
来装置における整定に至る動作を示すタイムチャート、
第5図は積分値を一率固定するようにした従来例におけ
る整定動作を示すタイムチレートである。 特許出願人  立石電機株式会社 代理人 弁理士  和 1)成 則 2E −フ く          句

Claims (3)

    【特許請求の範囲】
  1. (1)Umin≦UN≦Umaxなる操作量飽和特性を
    前提として、下記(1)、(2)式 I_N=I_N_−_1+Ki・Ts(r_N−y_N
    )…(1) U_N=I_N+M_N…(2) 但し、I_N;サンプリング時点Nにおける積分操作量 I_N_−_1;サンプリング時点N−1における積分
    操作量 Umin;操作量下限値 Umax;操作量上限値 M_N:積分操作量以外の操作量 r_N;制御量目標値 y_N;制御量検出値 Ki;積分ゲイン Ts;サンプリング時間 に基いて、操作量U_Nを決定出力するようにしたデジ
    タル式プロセス制御装置において、 前記操作量計算値U_Nが飽和領域にある期間について
    は、前記積分操作量計算値I_Nをそのときどの制御状
    態に応じて適宜補正すること、 を特徴とするデジタル式プロセス制御装置。
  2. (2)制御量検出値y_Nが制御量目標値R_Nを越え
    ない期間については、積分操作量の値をI_N=I_N
    _−_1として積分動作を停止させる一方、制御量検出
    値y_Nが制御量目標値r_Nを越えた期間については
    、I_Nをそのまま使用して積分動作を続行すること、 を特徴とする特許請求の範囲第1項に記載のデジタル式
    プロセス制御装置。
  3. (3)制御量検出値y_Nが制御量目標値r_Nを越え
    ない期間については、I_N_−_1<Umax−M_
    Nを条件として積分操作量の値をI_N=Umax−M
    _Nとして積分動作を修正し、かつぞれ以外のときには
    I_N=I_N_−_1として積分動作を停止させる一
    方、制御量検出値y_Nが制御量目標値r_Nを越えた
    期間については、I_Nをそのまま使用して積分動作を
    続行すること、 を特徴とする特許請求の範囲第1項に記載のデジタル式
    プロセス制御装置。
JP62332112A 1987-12-28 1987-12-28 デジタル式プロセス制御装置 Expired - Fee Related JP2576449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62332112A JP2576449B2 (ja) 1987-12-28 1987-12-28 デジタル式プロセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62332112A JP2576449B2 (ja) 1987-12-28 1987-12-28 デジタル式プロセス制御装置

Publications (2)

Publication Number Publication Date
JPH01173201A true JPH01173201A (ja) 1989-07-07
JP2576449B2 JP2576449B2 (ja) 1997-01-29

Family

ID=18251288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62332112A Expired - Fee Related JP2576449B2 (ja) 1987-12-28 1987-12-28 デジタル式プロセス制御装置

Country Status (1)

Country Link
JP (1) JP2576449B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010034A (ja) * 2006-06-27 2008-01-17 Sony Corp サーボ制御装置、サーボ制御方法、光ディスク装置及びビデオカメラレコーダ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909921B2 (ja) * 2018-03-26 2021-07-28 日本たばこ産業株式会社 エアロゾル生成装置及び制御方法並びにプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5055780A (ja) * 1973-09-19 1975-05-16
JPS6277606A (ja) * 1985-10-01 1987-04-09 Yaskawa Electric Mfg Co Ltd I−pd制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5055780A (ja) * 1973-09-19 1975-05-16
JPS6277606A (ja) * 1985-10-01 1987-04-09 Yaskawa Electric Mfg Co Ltd I−pd制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010034A (ja) * 2006-06-27 2008-01-17 Sony Corp サーボ制御装置、サーボ制御方法、光ディスク装置及びビデオカメラレコーダ

Also Published As

Publication number Publication date
JP2576449B2 (ja) 1997-01-29

Similar Documents

Publication Publication Date Title
JP3842291B2 (ja) 多変数予測コントローラに独立フィードフォワード制御を組込む方法
US6959219B2 (en) Control apparatus having a limit cycle auto-tuning function
JPH04323706A (ja) 予見繰り返し制御装置
JPH01173201A (ja) デジタル式プロセス制御装置
JPS62111311A (ja) ヒ−ト・ク−ル制御装置
JP2955728B2 (ja) ボイラ主蒸気温度制御方法及び装置
JP3772340B2 (ja) バルブポジショナ
JPH0535306A (ja) むだ時間補償制御装置
JPH07203672A (ja) Pwm制御方式を用いた電源装置
JPH0588704A (ja) Pid制御装置
JPS6266303A (ja) フイ−ドバツク制御装置
JPS6220005A (ja) フイ−ドバツク制御装置
JPS5955504A (ja) サンプル値pid制御装置
JPH0876811A (ja) プロセス制御装置
JPS5941004A (ja) プロセス制御装置
JPS61244286A (ja) 電動機のフイ−ドバツク速度制御方式
JP2767595B2 (ja) 位置比例制御装置
JPH07295604A (ja) Pid調節器のパラメータ調整装置
JP2002157002A (ja) プロセス制御装置
JP2635747B2 (ja) プロセス制御装置
JP2822427B2 (ja) プロセス制御方法
CN117991626A (zh) 一种控制系统中过程超调的抑制方法、装置及控制系统
JPH06131006A (ja) サーボ制御装置
JPH08115102A (ja) コントローラ
JPH08320705A (ja) フィードバック制御装置のコントローラ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees