JPH01170220A - 積分型ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は積分型Ａ／Ｄ変換器に関し、特に、重量等の物
理量の計測に好適の積分型Ａ／Ｄ変換器に関する。

［従来の技術］ 一般に積分型Ａ／Ｄ変換器は、他の変換方式に比較して
、変換速度は遅いが直線性誤差が少ないので、計測分野
において広く使用されている。

第５図は、この種の従来の積分型Ａ／Ｄ変換器（デュア
ルスロープ型）を示す回路図、第７図は縦軸に積分器１
の出力をとってその動作を説明するためのグラフ図であ
る。従来の積分型Ａ／Ｄ変換器においては、先ず、第７
図の第１ステツプにおいて、自動ゼロ補償を行う。この
期間はコントロール回路２２がスイッチＳ０、Ｓ２をオ
フ、スイッチ５ＡＺＩ　、　５Ａ２２をオンにし、この
期間の開始時にカウンタ及びラッチ回路５のカウンタを
ゼロにリセットする。第６図はこの場合のＡ／Ｄ変換器
の回路構成を抽出して示す。また、第８図には第６図に
示す回路の各点ａ、ｂ、ｃの電位を示す。なお、第８図
中ＩＢはオペアンプ１０のバイアス電流である。

スイッチ５ＡＺＩがオンであるので、積分器１の入力端
はＧＮＤ　（接地）に接続されて０■になる。

また、スイッチＳ　Ａ２２がオンであるので、積分器１
及び比較器２により構成される系の利得は１倍である。

このため、積分器１の入力オフセット電圧ＶＯ５Ｉはそ
のまま比較器２の出力端に現れ、この出力端に接続され
たコンデンサＣＡ２に蓄えられる。そして、このコンデ
ンサＣＡＺに蓄えられた電圧（０点の電位）は入力オフ
セット電圧Ｖｏｓ１と同電圧である。

また、積分器１を構成するオペアンプ１０の利得が大き
いので、積分器１の出力は次段の比較器２の入力オフセ
ット電圧Ｖ　０５２と同電位（ｂ点の電位）になる。自
動ゼロ補償期間中の積分用コンデンサＣのチャージ電圧
Ｅｃ［（ａ点の電位）−（ｂ点の電位）］はＥ　Ｃ＝　
Ｖ　０５２である［第８図参照］。一定時間が経過した
ことがカウンタ及びラッチ回路５のカウンタにより計測
されると、コントロール回路２２がスイッチＳ　１　＋
　５２１ＳＡ２８．５Ａｚ２を切換えることにより、第
１ステツプは終了する。

次に、第２ステツプにおいては、入力電圧Ｖ１．。

を積分する。この期間はコントロール回路２２がスイッ
チｓ２．５ＡＺＩ　、　５Ａ２２をオフ、スイッチＳ１
をオンにし、この期間の開始時にカウンタ及びラッチ回
路５のカウンタをゼロにリセットする。

入力電圧■Ｉｎが正の場合には、積分器１の出力電圧は
負方向に直線的に増加する。第１ステツプの自動ゼロ補
償動作により、この期間の開始時には積分器１の出力電
圧は０■ではなく、比較器２の入力オフセット電圧ＶＯ
３２である［第８図参照］。

カウンタ及びラッチ回路５のカウンタにより入力電圧Ｖ
１．を積分した時間が一定時間ｊ１ｍに達したことが計
測されると、第２ステツプは終了する。

次いで、第３ステツプにおいては、基準電圧源３の電圧
（ＶＲＥＦ）を積分する。この期間はコントロール回路
２２がスイッチＳ　１　＋　Ｓ　ＡＺＩ　＋Ｓ　ＡＺ２
をオフ、スイッチＳ２をオンとし、この期間の開始時に
カウンタ及びラッチ回路５のカウンタをゼロにリセット
する。この期間は基準電圧源３の電圧（−ＶＲＩ！Ｆ）
が負であるので、積分器１の出力電圧は正方向に直線的
に増加する。そして、積分器１の出力電圧が比較器２の
比較電圧に到達すると、計数を停止し、第３ステツプは
終了する。

積分器１の出力電圧は、その定電流特性により、積分電
圧とは無関係に一定のスロープで変化する。

従って、基準電圧の積分時間がｊ　ｒｅｆであったとす
ると、上記第（１）式が成立する。

Ｖ　Ｉｎ　’　ｊ　ｉｎ：Ｖ　ＲＥＰ　’　ｊ　ｒｅｆ
第（１）式から時間ｊ　ｒｅｆは入力信号■濡。に比例
することが明らかである。時間ｔ　ｌｎ＋　ｊ　ｒ＠ｔ
をカウンタ及びラッチ回路５のカウンタにより計測して
、時間ｔ　ｒｅｒに対応するカウント数に基いて入力電
圧Ｖｌｎに対するデジタル出力を出力端子８に出力する
。なお、積分器１の出力電圧は第８図に示すように、電
圧ＶＯ５□から始まって電圧■。Ｓ□で１変換が終了す
るので、オフセットによる誤差を補償することができる
。

一般にＡ／Ｄ変換器は、単独で使用されることはなく、
その周辺回路を必要とする。第９図は自然界に存在する
音声、温度、風力、風速、流量、流速、圧力、重量及び
速度等の物理量をなんらかのトランスジューサにより電
気信号に変換し、これをＡ／Ｄ変換する物理量変換装置
の一般的な回路構成を示すブロック図である。物理量１
４ａはトランスジューサ１５により電気信号に変換され
、この信号は周辺回路１６を介してＡ／Ｄ変換回路２３
に入力されて、Ａ／Ｄ変換される。従来の積分型Ａ／Ｄ
変換器は積分器１、比較器２、カウンタ及びラッチ回路
５並びに自動ゼロ補償回路６（第５図参照）等を有する
積分型Ａ／Ｄ変換回路２３と、コントロール回路２２と
から構成される。

前述の如く、積分型Ａ／Ｄ変換回路２３はコントロール
回路２２の信号に基いて自動ゼロオフセット補償をする
。また、周辺回路１６はコントロール回路２４により、
Ａ／Ｄ変換回路２３とは別個に自動ゼロオフセット補償
される。

第１０図は、物理量が具体的に重量である場合にこの重
量をＡ／Ｄ変換する重量変換装置の回路構成を示すブロ
ック図である。ロードセル１８は重量１４ｂを抵抗値に
変換し、抵抗−電圧変換回路１９はこの抵抗値の変化量
を電圧に変換する。

この電圧は数ｍＶ以下と小さいので、増幅器（図示せず
）により所定のレベルに増幅する。この場合に、抵抗−
電圧変換回路１９の出力インピーダンスが増幅器の入力
インピーダンスに比して充分低いときは特には問題にな
らないが、−ａ的には、抵抗−電圧変換回路１９の出力
インピーダンスが高くインピーダンスのミスマ、ツチに
よる誤差が発生する。これを防止するために、インピー
ダンス変換回路２０が使用される。そして、増幅器の増
幅量は利得調整回路２１により、被測定物の重量に基き
調整されて、積分型Ａ／Ｄ変換回路２３には所定の範囲
のレベルのアナログ信号が入力される。Ａ／Ｄ変換回路
２３はこのアナログ信号をＡ／Ｄ変換して出力する。こ
れにより、軽量物から重量物まで広範囲にわたり重量を
デジタル信号として出力することが可能である。なお、
インピーダンス変換回路２０及び利得調整回路２１はコ
ントロール回路２４により制御されて自動ゼロオフセッ
ト補償をする。

［発明が解決しようとする問題点］ ところで、上述した従来の積分型Ａ／Ｄ変換器とインピ
ーダンス変換回路及び利得調整回路等とにより重量等の
計測用システムを構成する場合、精度向上のために、Ａ
／Ｄ変換器のみならず、周辺回路のオフセットエラーも
補償する必要がある。

しかも、このオフセットエラーの補償は、高精度を出す
ためには、周辺回路のオフセットエラー補償と積分型Ａ
／Ｄ変換器のオフセットエラー補償とを同時に実施する
ことが好ましい。

しかしながら、従来の積分型Ａ／Ｄ変換器の動作シーケ
ンスはこれを外部から知ることができないので、周辺回
路のオフセットエラー補償はコントロール回路２４によ
り、積分型Ａ／Ｄ変換器のオフセットエラー補償とは別
個に独立して行っている。このように、周辺回路におい
てはＡ／Ｄ変換器の動作シーケンスにタイミングを合わ
せたオフセットエラー補償をすることができない。この
ため、周辺回路のオフセットエラーは完全には補償され
ず、Ａ／Ｄ変換器の出力はオフセットエラーを含んだも
のとなってしまう。従って、高精度の測定をするために
は、高価な低オフセツト増幅器を使用する必要があると
いう問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
外部に接続されたインピーダンス変換回路及び利得調整
回路等の周辺回路のオフセットエラーの補償も容易に実
施することができ、高精度のデジタル信号を得ることが
できる積分型Ａ／Ｄ変換器を提供することを目的とする
。

［問題点を解決するための手段］ 本発明に係る積分型Ａ／Ｄ変換器は、自動ゼロオフセッ
ト補償回路を有する積分型Ａ／Ｄ変換器において、自動
ゼロオフセット補償期間、入力アナログ信号積分期間及
び基準電圧積分期間を制御するコントロール回路と、こ
のコントロール回路から自動ゼロオフセット補償期間で
あることを識別する識別信号が出力される外部出力端子
と、を有することを特徴とする。

［作用］ 本発明においては、自動ゼロオフセット補償期間、入力
アナログ信号積分期間及び基準電圧積分期間を制御する
コントロール回路は、自動ゼロオフセット補償期間中に
、この自動ゼロオフセット補償期間であることを識別す
る識別信号を外部出力端子に出力する。これにより、外
部の周辺回路はこの識別信号に基いて、積分器等の内部
回路の自動ゼロオフセット補償期間にタイミングを合わ
せて自己の自動ゼロオフセット補償をすることができる
。このため、外部周辺回路のオフセットエラーは積分型
Ａ／Ｄ変換器の１回のＡ／Ｄ変換毎に確実に補償される
ので、デジタル出力の精度が向上する。

［実施例］ 以下、添付の図面を参照して本発明の実施例について説
明する。第１図は本発明の実施例に係る積分型Ａ／Ｄ変
換器１１を示す回路図である。積分器１はオペアンプ１
０と、このオペアンプ１０の出力端と反転端子との間に
接続されるコンデンサＣと、オペアンプ１０の反転端子
との間に接続される抵抗Ｒとにより構成される。積分器
１の抵抗Ｒと積分型Ａ／Ｄ変換器１１の入力端子７との
間にはスイッチＳ１が設けられており、また抵抗Ｒとス
イッチＳ１との接続点はスイッチＳ２を介して基準電圧
源３に接続されている。これにより、オペアンプ１０の
反転端子にはスイッチＳ１がオンの場合に、入力端子７
から入力されるアナログ信号が抵抗Ｒを介して入力され
、スイッチｓ２がオンの場合には、基準電圧源３の電圧
（ＶＲＥＦ）が抵抗Ｒを介して印加される。また、オペ
アンプ１０の非反転端子と接地との間にはコンデンサＣ
Ａ２が接続されている。

オペアンプ１０の出力端は比較器２の反転端子に接続さ
れ、比較器２の非反転端子は接地されている。比較器２
の出力端はコントロール回路４に接続されると共に、ス
イッチ５Ａ２１を介してオペアンプ１０の非反転端子に
も接続されている。これにより、比較器２の出力端はス
イッチ５Ａｚ１がオンの場合にオペアンプ１０の非反転
端子に接続されると共に、コンデンサＣＡＺを介して接
地される。スイッチ５ＡＺＩ及びコンデンサＣＡ２によ
り自動ゼロ補償回路６が構成される。

コントロール回路４はカウンタ及びラッチ回路５に接続
され、カウンタ及びラッチ回路５がらデジタル信号の出
力端子８にデジタル信号が出力される。スイッチＳ　Ａ
ＺＩ　＊　Ｓｌ　＋　Ｓ　２は夫々コントロール回路４
が出力する制御信号ＣＬＩ、ＣＬ２゜Ｃ１０によりオン
オフ制御される。また、コントロール回路４は積分器１
の自動ゼロオフセット補償期間中に、この自動ゼロオフ
セット補償期間であることを識別する識別信号（外部回
路制御信号ＣＬ４）をその出力端子９に出力する。

インピーダンス変換用外部回路のバッファアンプ１２の
出力端は入力端子７に接続されると共に、自身の反転端
子にも接続される。バッファアンプ１２の非反転端子は
スイッチＳ３により接地が又は被変換信号入力端子１３
に接続される。このスイッチＳ３はコントロール回路４
から外部回路制御信号出力端子９に出力される外部回路
制御信号ＣＬ４によりそのオンオフ状態が決定される。

次に、このように構成された積分型Ａ／Ｄ変換器１１の
動作について第２図を参照して説明する。

第２図はスイッチＳ　ＡＺＩ　＋　Ｓｌ　、Ｓ　２　＋
　Ｓ　３を制御する制御信号ＣＬＩ乃至ＣＬ４の状態及
び積分器１の出力レベルの変化を示すグラフ図である。

本実施例の動作は３つのステップにより説明することが
できる。なお、入力信号は正極性であるとする。

先ず、第１ステツプにおいては、積分器１、比較器２及
びバッファアンプ１２を同時にオフセット補償する。つ
まり、第２図に示すように、時刻Ｔｏにおいてコントロ
ール回路４は外部回路制御信号ＣＬ４を出力端子９に出
力してスイッチｓ３を接地側にし、内部回路用のスイッ
チ制御信号ＣＬｌ、ＣＬ２を出力して、夫々スイッチ５
ＡＺＩＩＳｌをオンにする。なお、スイッチ制御信号Ｃ
Ｌ３はローレベルであり、スイッチＳ２はオフのままで
ある。いま、バッファアンプ１２がら出力される電圧を
■ｌ、オペアンプ１０の反転端子に入力される電圧を■
２、オペアンプ１ｏの出力端に現れる電圧をＶ３、比較
器２の出力端に現れる電圧をＶ４並びにオペアンプ１０
及び比較器２の電圧利得を夫々ＡＩ、Ａ２　　（ＡＩ　
、Ａ２　＞１　）とする。

平衡状態においては、積分器１及び比較器２の入出力の
関係は夫々下記（２）、（３）式にて示される。

（Ｖ２　　Ｖｏｓｔ　　Ｖ４　）　　（Ａｔ　）＝Ｖ、
　　　　　　　　　　　　　　　　・・・（２）（Ｖ３
　　ＶＯ３２）　　（Ａ２　）　＝Ｖ４−　（３）但し
、Ｖｏｓｏ　、　Ｖｏｓ１＋　ＶＯ５２は夫々外部バッ
ファアンプ１２、積分器１及び比較器２の入力オフセッ
ト電圧であり、Ｖ　ｌ＝　Ｖ２　＝　Ｖｏｓｏである。

オペアンプ１０及び比較器２の電圧利得Ａ１゜Ａ２か十
分大きいとすると、前記（２）、（３）式から下記（４
）、（５）式が求められる。

Ｖ４＝■２−■０５ｌ ＝　Ｖ　ｏｓｇ　　Ｖ　０５１　　　　　　　・・・（
４）Ｖ３　＝　ＶＯ３２−（５） コンデンサＣに保持される電圧■２−Ｖ３はこの（５）
式から求められ、Ｖ２　Ｖ、＝Ｖ、５ｏ−Ｖ０５２であ
る。また、コンデンサｃＡ２に保持される電圧はｖ４＝
ｖｏ、、　　ＶＯ５Ｉである。

次に、第２ステツプにおいては、時刻Ｔ１にコントロー
ル回路４が制御信号ＣＬ４．ＣＬＩをローレベルにして
スイッチＳ３を被変換信号入力端子１３側にし、スイッ
チ５Ａ２１をオフにする。これにより、被変換信号入力
端子１３のアナログ入力信号はバッファアンプ１２を介
して積分器１に入力される。アナログ入力信号電圧をＶ
Ａとし、アナログ入力信号積分期間をＴＩＮとすると、
時刻Ｔ２における積分器１の出力電圧ｖ３は下記（６）
式にて示される。

■ Ｖ　　３　　　＝　　　　　Ｔ　　ＩＮ＋　　Ｖ　　０
８２　　　　　　　　　　　　　　　　　　　　　・・
・　・・・　　（６）但し、■は抵抗Ｒを流れる電流で
あり、下記（７）式にて示される。

１　＝−（（Ｖ４　＋Ｖｏｓｔ　）　　　（ＶＡ　＋Ｖ
Ｏ３０）　＞−（（Ｖｏｓｏ　　ＶＯ３１＋ＶＯ！１１
）−（ＶＡ　＋Ｖｏｓｏ　）　） ＝（ＶＡ　）　　　　　　　　　　　　　・・・・・・
　（７）この（６）、（７）式から下記（８）式が求め
られる。

この（８）式により、外部バッファアンプ１２の入力オ
フセット電圧ＶＯｇ（１及び積分器１の入力オフセット
電圧Ｖｏｓ１が補償されていることがわかる。

次に、第３ステツプにおいては、コントロール回路４は
時刻Ｔ２においてスイッチ制御信号ＣＬ２をローレベル
、Ｃｌ３をハイレベルにして、スイッチＳＬをオフ、ス
イッチＳ２をオンにする。

そうすると、積分器１は基準電圧（ＶＲＥＦ）の積分を
開始する。この場合には、積分器１の出力電圧が比較器
２の入力オフセット電圧Ｖｏｓ２と同電圧になるまで基
準電圧の積分が行われる。この期間をＴＦＬＥＦ（第２
図におけるＴ３　　Ｔ２）とすると、前記（８）式から
下記（９）式が求められる。

＝ＶＯ５２・・・（９） この（９）式から下記（１０）式が求められる。

この（１０）式から比較器２の入力オフセット電圧■。

Ｓ□も補償されていることがわかる。

カウンタ及びラッチ回路５のラッチ回路は積分器ｌの出
力電圧が比較器２の入力オフセット電圧ＶＯ５２に一致
した時点（ＴＮｔｐが経過した時点）Ｔ、におけるカウ
ンタ及びラッチ回路５のカウンタの計数値に基いて、デ
ジタル値を出力端子８に出力する。このようにして、被
変換信号はＡ／Ｄ変換され、デジタル信号として出力さ
れる。このデジタル信号は、バッファアンプ１２、オペ
アンプ１０及び比較器２のオフセット電圧が補償されて
いるので、極めて精度が高いものとなっている。

第３図は本発明の実施例に係る積分型Ａ／Ｄ変換器１１
が組み込まれた物理量測定装置を示すブロック図である
。積分型Ａ／Ｄ変換器１１は積分器１、比較器２、カウ
ンタ及びラッチ回路５並びに自動ゼロ補償回路６（第１
図参照）等を有する積分型Ａ／Ｄ変換回路２５と、コン
トロール回路４とにより構成される。前述の如く、積分
型Ａ／Ｄ変換回路２５はコントロール回路４の信号に基
いて自動ゼロオフセット補償をする。第１図に示すバッ
ファアンプ１２及びスイッチ３は夫々周辺回路１６及び
コントロール回路１７に相当する。

物理量１４ａはトランスジューサ１５により電気信号に
変換される。そして、この信号が周辺回路１６を介して
積分型Ａ／Ｄ変換回路２５に入力され、Ａ／Ｄ変換され
て出力端子８に出力される。

コントロール回路４は積分型Ａ／Ｄ変換回路２５を制御
すると共に、積分型Ａ／Ｄ変換回路２５の自動ゼロオフ
セット補償期間中にコントロール回路１７に外部回路制
御信号を出力する。コントロール回路１７は外部回路制
御信号を入力し、周辺回路１６を制御して自動ゼロオフ
セット補償をさせる。

次に、このように構成された物理量測定装置の動作につ
いて説明する。先ず、コントロール回路４は積分型Ａ／
Ｄ変換回路２５に信号を出力すると共に、コントロール
回路１７に外部回路制御信号を出力する。これにより、
コントロール回路１７は周辺回路１６に信号を出力して
、積分型Ａ／Ｄ変換回路２５の自動ゼロオフセット補償
期間に周辺回路１６に自動ゼロオフセット補償をさせる
。

オフセット補償の終了後、トランスジューサ１５は物理
量１４ａを電気信号に変換し、周辺回路１６を介して積
分型Ａ／Ｄ変換回路２５に出力する。積分型Ａ／Ｄ変換
回路２５はこの信号をＡ／Ｄ変換する。積分型Ａ／Ｄ変
換回路２５から出力されるデジタル信号は、周辺回路１
６の自動ゼロオフセット補償が積分型Ａ／Ｄ変換回路２
５の動作シーケンスに同期してなされているので、極め
て精度が高いものになる。

第４図は本発明の実施例に係る積分型Ａ／Ｄ変換器１１
が組込まれた重量測定装置を示すブロック図である。重
量１４ｂはロードセル１８に加えられて抵抗値に変換さ
れ、更に、ロードセル１８の出力は抵抗−電圧変換回路
１つに入力され、電圧値に変換される。そして、この信
号はインピーダンス整合用のインピーダンス変換回路２
ｏ及び利得調整回路２１を介して積分型Ａ／Ｄ変換回路
２５に入力される。このインピーダンス変換回路２０及
び利得調整回路２１が第３図における周辺回路１６に相
当する。インピーダンス変換回路２０により、インピー
ダンスのミスマツチによる誤差が防止され、利得調整回
路２１が増幅器（図示せず）の利得を調整することによ
り、より広範囲の測定が可能である。コントロール回路
４は積分型Ａ／Ｄ変換回路２５を制御すると共に、コン
トロール回路１７へ外部回路制御信号を出力する。

コントロール回路１７はこの外部回路制御信号を入力し
、インピーダンス変換回路２０及び利得調整回路２１を
制御して、自動ゼロオフセット補償をさせる。

次に、このように構成された重量測定装置の動作につい
て説明する。先ず、コントロール回路４は積分型Ａ／Ｄ
変換回路２５に自動ゼロオフセット用の制御信号を出力
すると共に、コントロール回路１７に外部回路制御信号
を出力する。これにより、コントロール回路１７はイン
ピーダンス変換回路２０及び利得調整回路２１に信号を
出力して、積分型Ａ／Ｄ変換回路２５の自動ゼロオフセ
ット補償期間にインピーダンス変換回路２０及び利得調
整回路２１に自動ゼロオフセット補償をさせる。

オフセット補償の終了後、ロードセル１８は重量１４ｂ
を抵抗値に変換し、抵抗−電圧変換回路１９に出力する
。抵抗−電圧変換回路１９はこの抵抗値を電圧に変換し
て出力する。抵抗−電圧変換回路１９の出力信号は増幅
された後、インピーダンス変換回路２０及び利得調整回
路２１を介して積分型Ａ／Ｄ変換回路２５に入力される
。積分型Ａ／Ｄ変換回路２５はこの信号をＡ／Ｄ変換し
て重量に対応したデジタル信号を出力端子８に出力する
。このデジタル信号は、インピーダンス変換回路２０及
び利得調整回路２１の自動ゼロオフセット補償が積分型
Ａ／Ｄ変換回路２５の動作シーケンスに同期してなされ
ているので、極めて高精度のものとなっている。なお、
この例においては、利得調整回路２１により抵抗−電圧
変換回路１９から出力される信号の増幅量が調整されて
いるので、軽量物から重量物まで広範囲のＡ／Ｄ変換が
可能となっている。

［発明の効果コ 以上説明したように、本発明によれば、コントロール回
路が自動ゼロオフセット補償期間に自動ゼロオフセット
補償期間であることを識別する識別信号を外部出力端子
に出方するから、外部接続された周辺回路のオフセット
エラー補償動作が容易となる。

従って、外部周辺回路にオフセット電圧が比較的高い安
価なオペアンプを使用してもオフセットエラーを補償す
ることができるので、システム全体を低コストで構成す
ることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る積分型Ａ／Ｄ変換器を示
す回路図、第２図はコントロール回路の制御信号及び積
分器の出力を示すグラフ図、第３図は本発明の実施例に
係る積分型Ａ／Ｄ変換器１１が組み込まれた物理量測定
装置を示すブロック図、第４図は同じく積分型Ａ／Ｄ変
換器１１が組み込まれた重量測定装置を示すブロック図
、第５図及び第６図は従来の積分型Ａ／Ｄ変換器を示す
回路図、第７図及び第８図は従来の積分型Ａ／Ｄ変換器
の動作を説明するためのグラフ図、第９図及び第１０図
は夫々従来の積分型Ａ／Ｄ変換器が組み込まれた物理量
測定装置及び重量測定装置を示すブロック図である。 １；積分器、２；比較器、３；基準電圧源、４．１７，
２２，２４．コントロール回路、５；カウンタ及びラッ
チ回路、６；自動ゼロ補償回路、７；入力端子、８：出
力端子、９；外部回路制御信号出力端子、１０ニオへア
ンプ、１１；積分型Ａ／Ｄ変換器、１２；バッファアン
プ、１３；被変換信号入力端子、１４ａ；物理量、１４
ｂ；重量、１５；トランスジューサ、１６；周辺回路、
１８；ロードセル、１９；抵抗−電圧変換回路、２０；
インピーダンス変換回路、２１；利得調整回路、２３，
２５．積分型Ａ／Ｄ変換回路、ｓｌ乃至Ｓ３　、５Ａ２
１　、５ＡＺ２　；スイッチ出願人　日本電気アイジ−
マイコンシステム株式会社

Claims (1)

【特許請求の範囲】
1. 自動ゼロオフセット補償回路を有する積分型Ａ／Ｄ変換
   器において、自動ゼロオフセット補償期間、入力アナロ
   グ信号積分期間及び基準電圧積分期間を制御するコント
   ロール回路と、このコントロール回路から自動ゼロオフ
   セット補償期間であることを識別する識別信号が出力さ
   れる外部出力端子と、を有することを特徴とする積分型
   Ａ／Ｄ変換器。