JPH01166557A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01166557A JPH01166557A JP32398987A JP32398987A JPH01166557A JP H01166557 A JPH01166557 A JP H01166557A JP 32398987 A JP32398987 A JP 32398987A JP 32398987 A JP32398987 A JP 32398987A JP H01166557 A JPH01166557 A JP H01166557A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- collector
- gaas
- undoped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 19
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 235000013527 bean curd Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の高速化に係り、特に、超高周波
、超高速な集積回路に好適な半導体装置に関する。
、超高速な集積回路に好適な半導体装置に関する。
発明者らは、既に、砒化アルミニウム・ガリウム（ＡＱ
ｘＧａｚ−ｘＡｓ）と砒化ガリウムとのヘテロ接合界面
に形成される二次元状電子ガスは一方では電界効果型ト
ランジスタの能動層に用い、−方ではバイポーラ型トラ
ンジスタのベース層に用いる新しい原理に基づく半導体
装置を既に提案している（たとえば特開昭６０−１３４
４７９或いは特願昭６ｌ−４０２４４）。
ｘＧａｚ−ｘＡｓ）と砒化ガリウムとのヘテロ接合界面
に形成される二次元状電子ガスは一方では電界効果型ト
ランジスタの能動層に用い、−方ではバイポーラ型トラ
ンジスタのベース層に用いる新しい原理に基づく半導体
装置を既に提案している（たとえば特開昭６０−１３４
４７９或いは特願昭６ｌ−４０２４４）。
上記従来技術においては、二次元状担体と、その下側に
位置する反対の導伝層の他に、不純物濃度の低いコレク
タＭ（バイポーラトランジスタと考える場合には、通常
のｐ ｎ ｐ−ｐ 型構造のｐ−コレクタ層に対応する
層）が存在するために、コレクタ走行時間に制限される
動作速度のために非常に高い周波数（たとえば１００Ｇ
ＨＧｚ以上）のカットオフ周波数は実現できないでいた
。
位置する反対の導伝層の他に、不純物濃度の低いコレク
タＭ（バイポーラトランジスタと考える場合には、通常
のｐ ｎ ｐ−ｐ 型構造のｐ−コレクタ層に対応する
層）が存在するために、コレクタ走行時間に制限される
動作速度のために非常に高い周波数（たとえば１００Ｇ
ＨＧｚ以上）のカットオフ周波数は実現できないでいた
。
第１図（ａ）および（ｂ）は本発明の半導体装置のバン
ド構造図および装置の断面図である。これらの図を用い
て本発明を説明する。
ド構造図および装置の断面図である。これらの図を用い
て本発明を説明する。
さてこの様に、カットオフ周波数ｆｒを下げる原因の１
つがｐｎｐ型２０ＥＧ−ＨＢＴの場合には、ｐ−或いは
アンドープコレクタ層の存在であった。そこで第１図（
ａ）のバンド図に示す様に。
つがｐｎｐ型２０ＥＧ−ＨＢＴの場合には、ｐ−或いは
アンドープコレクタ層の存在であった。そこで第１図（
ａ）のバンド図に示す様に。
二重のヘテロ接合にすることでｐ−コレクタ層をなくす
ことが可能である。
ことが可能である。
即ち、ＧａＡｓ基板１０上に設けたｐ十型ＧａＡｓ１１
上にｐ型ＧａＡｓ１２．ｎ型ＡＩｘＧａｘ−ｘＡｓ １
３ 。
上にｐ型ＧａＡｓ１２．ｎ型ＡＩｘＧａｘ−ｘＡｓ １
３ 。
アンドープＡｌｘＧａｔ−ｘＡｓ １４ 、アンドープ
ＧａＡｓ１５、アンドープＡ１ｘＧａｚ−ｘＡｓ １４
’ 、 ｎ型ＡｌｘＧａｘ−ｘＡｓｌ ６ 、 ｐ型
Ｇ ａ Ａ ｓ又はＡＱＧａＡｓ１７ｐ＋ＧａＡｓ１８
が形成して成る多層構造において１層１３と１２、Ｍ１
７と１６のｐｎ接合は空乏化されており（中性領域は通
常消滅する様に設計する）、アンドープＧａＡｓ１５領
域には２次元状電子ガス（２ＤＥＧ：丁ｖｏ Ｄｉｍｅ
ｎｓｉｏｎａｌＥｌｅｃｔｒｏｎ Ｇａ５） ３０が
形成される。この様な多層構造において、各々エミッタ
１′ｌ極２０．ベース電極２１．２１’ 、コレクタ電
極２２．２２’ を通常の工程を経て形成する。もし、
ベース電極を第１図（ｂ）の様に２個独立に設けるとエ
ミッタ電極２０をゲート電極メタルに、ベースｆＩ電極
２１゜２１’ を各々ソース・ジレイン電極に用い、コ
レクタ電極２２．２２’ を基板バイアス用の電極とし
て用いることで２次元電子ガス電界効果型トランジスタ
として動作させることも可能であることは従来通りであ
る。又、ｐｎｐ型バイポーラトランジスタとｎチャンネ
ル電界効果型トランジスタを同一エピタキシャル層を用
いてモノリシックに形成できることは従来と同一である
（第１図（Ｃ））。
ＧａＡｓ１５、アンドープＡ１ｘＧａｚ−ｘＡｓ １４
’ 、 ｎ型ＡｌｘＧａｘ−ｘＡｓｌ ６ 、 ｐ型
Ｇ ａ Ａ ｓ又はＡＱＧａＡｓ１７ｐ＋ＧａＡｓ１８
が形成して成る多層構造において１層１３と１２、Ｍ１
７と１６のｐｎ接合は空乏化されており（中性領域は通
常消滅する様に設計する）、アンドープＧａＡｓ１５領
域には２次元状電子ガス（２ＤＥＧ：丁ｖｏ Ｄｉｍｅ
ｎｓｉｏｎａｌＥｌｅｃｔｒｏｎ Ｇａ５） ３０が
形成される。この様な多層構造において、各々エミッタ
１′ｌ極２０．ベース電極２１．２１’ 、コレクタ電
極２２．２２’ を通常の工程を経て形成する。もし、
ベース電極を第１図（ｂ）の様に２個独立に設けるとエ
ミッタ電極２０をゲート電極メタルに、ベースｆＩ電極
２１゜２１’ を各々ソース・ジレイン電極に用い、コ
レクタ電極２２．２２’ を基板バイアス用の電極とし
て用いることで２次元電子ガス電界効果型トランジスタ
として動作させることも可能であることは従来通りであ
る。又、ｐｎｐ型バイポーラトランジスタとｎチャンネ
ル電界効果型トランジスタを同一エピタキシャル層を用
いてモノリシックに形成できることは従来と同一である
（第１図（Ｃ））。
その場合、ＦＥＴとしては、ショットキーゲート電極２
３をｎ型Ａ Ｑ Ｇ ａ Ａ ｓ層１６上に形成してＭ
Ｅ Ｓ （Ｍｅｔａｌ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
） Ｆ Ｅ Ｔとして動作させることが多い２１’、２
２’はソース・ドレイン電極である。
３をｎ型Ａ Ｑ Ｇ ａ Ａ ｓ層１６上に形成してＭ
Ｅ Ｓ （Ｍｅｔａｌ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
） Ｆ Ｅ Ｔとして動作させることが多い２１’、２
２’はソース・ドレイン電極である。
又、２次元状電子ガス層３０を２個形成しても。
ベース膜厚は３００人程着けしかならず、ｆｒを下げる
原因にはならない。
原因にはならない。
即ち、第１図（ａ）と同様に、アンドープＧａＡｓ層１
５形成後、アンドープＡＮＧａＡｓ １４’ ｎ型Ａ
Ｑ Ｇ ａ Ａ ｓ １６ ’アンドープＡ Ｑ Ｇ
ａ Ａ ｓ１４′アンドープＧ ａ Ａ ｓ １５ ’
アンドープＡＱＧａＡｓ１４’ｎ型ＡＪＧａＡｓ１６ｐ
型Ｇ ａ Ａ ｓ又は、ＡＭＧａＡｓ１７ｐ＋ ＧａＡ
ｓ１８を各々形成する（第１図（ｅ）にこの構造に対応
するバンド図を示す。）、この様にＭＢＥ等によりエピ
タキシャル多層膜を形成後１通常（第１図（ｂ）に示す
場合の如く）通りエミッタ、ベース、コレクタ電極２０
，２１．２１’ 、２２゜２２′を形成する。
５形成後、アンドープＡＮＧａＡｓ １４’ ｎ型Ａ
Ｑ Ｇ ａ Ａ ｓ １６ ’アンドープＡ Ｑ Ｇ
ａ Ａ ｓ１４′アンドープＧ ａ Ａ ｓ １５ ’
アンドープＡＱＧａＡｓ１４’ｎ型ＡＪＧａＡｓ１６ｐ
型Ｇ ａ Ａ ｓ又は、ＡＭＧａＡｓ１７ｐ＋ ＧａＡ
ｓ１８を各々形成する（第１図（ｅ）にこの構造に対応
するバンド図を示す。）、この様にＭＢＥ等によりエピ
タキシャル多層膜を形成後１通常（第１図（ｂ）に示す
場合の如く）通りエミッタ、ベース、コレクタ電極２０
，２１．２１’ 、２２゜２２′を形成する。
この場合にもバイポーラ１−ランジスタとＦＥＴとを同
一基板に形成することは極めて容易で、第１図（ｆ）の
様にすれば良い。
一基板に形成することは極めて容易で、第１図（ｆ）の
様にすれば良い。
この場合、ＦＥＴは、ショットキーゲート電極２３をア
ンドープＧ ａ Ａ ｓ １５ ’上に形成しゲート耐
圧を上げる構造が可能となる。
ンドープＧ ａ Ａ ｓ １５ ’上に形成しゲート耐
圧を上げる構造が可能となる。
以上の様にＰ−コレクタ層をなくすることで、コレクタ
空乏層ωＣは、アンドープＡＱＧａＡｓ１４ｎ型ＡＱＧ
ａＡｓ１３の膜厚及び、ｐ型ＧａＡｓ（又はＡａｃａＡ
ｓ） して中に伸びる空乏層厚の和により決まるため、
ｐ型ＧａＡｓ （又はＡＩＧａＡｓ）の濃度ＮＡを高く
することでωＣを５００人〜１０００人と簿くすること
が可能となり、従来構造で問題となっていたコレクタ走
行時間を０．３ｐｓｅｃ以下にあることができ、高いｆ
ｒｃ〜１００ＧＨｚ以上）を実現できる。
空乏層ωＣは、アンドープＡＱＧａＡｓ１４ｎ型ＡＱＧ
ａＡｓ１３の膜厚及び、ｐ型ＧａＡｓ（又はＡａｃａＡ
ｓ） して中に伸びる空乏層厚の和により決まるため、
ｐ型ＧａＡｓ （又はＡＩＧａＡｓ）の濃度ＮＡを高く
することでωＣを５００人〜１０００人と簿くすること
が可能となり、従来構造で問題となっていたコレクタ走
行時間を０．３ｐｓｅｃ以下にあることができ、高いｆ
ｒｃ〜１００ＧＨｚ以上）を実現できる。
又、ベース層の一部をＦＥＴの能動層として用いること
ができるため、ｐ型ＨＢＴとｎ型ＦＥＴをモノリシック
に形成できる。
ができるため、ｐ型ＨＢＴとｎ型ＦＥＴをモノリシック
に形成できる。
以下、本発明を実施例に基づいて更に詳しく説明する。
実施例１
２ＤＥＧを１ケ用いる場合の本発明の実施例を第１図（
ｂ、（ｃ）に示す、半絶縁性（Ｇ ａ Ａ ｓ基板１０
上に、ＭＯＣＶＤ （有機金属熱分解法）を用いて、各
層を形成した。形成条件はｐ＋ＧａＡｓ１１・＝Ｍｇド
ープ５ Ｘ １０１０ｃｎ−’５０００人ｐ ＧａＡｓ
１２−Ｍｇドープ５＠Ｘ Ｉ Ｑ １７ｃｍ−８１００
０人ｎ Ａ Ｑ ｘＧａｌ−ｘＡｓ １３− Ｓ ｅド
ープ４Ｘ１０”（！ｌ１ｌ−８２００人アンドープＡＱ
ＧａＡｓ１４−５０人 アンドープＧａＡｓ１５−１２０人 アンドープＡｌ２ＧａＡｓ１４’ −５０人ｎ型Ａ Ｑ
ｘＧａｔ−ｘＡｓ １６− Ｓ ｅドープ４Ｘ１０”
δ］″″８２００人ｐ型ＧａＡｓ１７’・・Ｍｇドープ
５ Ｘ １０”ａｎ−”２０００人ｐ＋ＧａＡｓＩＥｌ
・・Ｍｇドープ５ Ｘ １０”ａｍ−’３０００人であ
った。ｐ型ＧａＡｓ １７はｐ型Ａ Ｑ Ｇ ａ Ａ
ｓでもよい。又、ＡＱ組成をベース側がＧ ａ Ａ ｓ
に近づく様に傾斜（ｇｒａｄｉｎｇ）させても良い。ベ
ース電極２１，２１’はＡ ｕ Ｇ ｅ ／ Ｎ ｉ
／ Ａ ｕをエミッタ電極２０或いはコレクタ電極２２
．２２’にはＡ ｕ Ｚ ｎ ／ Ａ ｕを用いた。素
子分離はメナアイソレーションとした。ＦＥＴとバイポ
ーラを同一一基板に形成した場合（第１図（Ｃ））には
。
ｂ、（ｃ）に示す、半絶縁性（Ｇ ａ Ａ ｓ基板１０
上に、ＭＯＣＶＤ （有機金属熱分解法）を用いて、各
層を形成した。形成条件はｐ＋ＧａＡｓ１１・＝Ｍｇド
ープ５ Ｘ １０１０ｃｎ−’５０００人ｐ ＧａＡｓ
１２−Ｍｇドープ５＠Ｘ Ｉ Ｑ １７ｃｍ−８１００
０人ｎ Ａ Ｑ ｘＧａｌ−ｘＡｓ １３− Ｓ ｅド
ープ４Ｘ１０”（！ｌ１ｌ−８２００人アンドープＡＱ
ＧａＡｓ１４−５０人 アンドープＧａＡｓ１５−１２０人 アンドープＡｌ２ＧａＡｓ１４’ −５０人ｎ型Ａ Ｑ
ｘＧａｔ−ｘＡｓ １６− Ｓ ｅドープ４Ｘ１０”
δ］″″８２００人ｐ型ＧａＡｓ１７’・・Ｍｇドープ
５ Ｘ １０”ａｎ−”２０００人ｐ＋ＧａＡｓＩＥｌ
・・Ｍｇドープ５ Ｘ １０”ａｍ−’３０００人であ
った。ｐ型ＧａＡｓ １７はｐ型Ａ Ｑ Ｇ ａ Ａ
ｓでもよい。又、ＡＱ組成をベース側がＧ ａ Ａ ｓ
に近づく様に傾斜（ｇｒａｄｉｎｇ）させても良い。ベ
ース電極２１，２１’はＡ ｕ Ｇ ｅ ／ Ｎ ｉ
／ Ａ ｕをエミッタ電極２０或いはコレクタ電極２２
．２２’にはＡ ｕ Ｚ ｎ ／ Ａ ｕを用いた。素
子分離はメナアイソレーションとした。ＦＥＴとバイポ
ーラを同一一基板に形成した場合（第１図（Ｃ））には
。
Ｆ Ｔ’、 Ｔ部分には、ショットキー１１！極２３と
してＡＱを用いた。ソース・ドレイン電極２１＃。
してＡＱを用いた。ソース・ドレイン電極２１＃。
２２′にはＡ ｕ Ｇ ｅ ／ Ｎ ｉ ／ Ａ ｕを
用いた。
用いた。
この様に、ｐ−コレクタ層をなくすことで、コレクタ走
行時間を、大幅に縮小できｆｒ〜９０ＧＨｚを達成した
。
行時間を、大幅に縮小できｆｒ〜９０ＧＨｚを達成した
。
実施例２
２ＤＥＧを２重に用いた場合の実施例を第１図（ｄ）、
（ｆ）に示す。
（ｆ）に示す。
半絶縁性ＧａＡｓ基板上にＭＢＥ （分子線エピタキシ
ー法）を用いて各層を形成した。形成条件は。
ー法）を用いて各層を形成した。形成条件は。
ｐ＋ＧａＡｓ１１・・・Ｂｅドープ５Ｘ１０１９（！１
１−８４０００人ｐ ＧａＡｓ１２−Ｂａドープ５ Ｘ
１０”ｃｍ−８１０００人ｎ型１１ＧａＡｓ１３．１
６−８ ｉドープ３Ｘ１０１δ口″″８２５０人（Ｘ〜
０．３） アンドープＡＡＧａＡｓ１４，１４’ 、１４’ 、１
４″″・５０人アンドープＧａＡｓ１５，１５’ −１
００人ｎ型ＡＱＧａＡｓ１６’ −８ｉド一プ３Ｘ１０
１８ｃｍ−’１２０人ｐ型ＧａＡｓ１７−Ｂｅドープ７
Ｘ１０”フａｍ−８１５００人ｐ＋ＧａＡｓ１８−Ｂｅ
ドープ５ Ｘ １０１９ｒｎ＋−８３０００人ｐ型Ｇ
ａ Ａ ｓ １７はｐ型Ａ Ｑ Ｇ ａ Ａ ｓでもよ
い。
１−８４０００人ｐ ＧａＡｓ１２−Ｂａドープ５ Ｘ
１０”ｃｍ−８１０００人ｎ型１１ＧａＡｓ１３．１
６−８ ｉドープ３Ｘ１０１δ口″″８２５０人（Ｘ〜
０．３） アンドープＡＡＧａＡｓ１４，１４’ 、１４’ 、１
４″″・５０人アンドープＧａＡｓ１５，１５’ −１
００人ｎ型ＡＱＧａＡｓ１６’ −８ｉド一プ３Ｘ１０
１８ｃｍ−’１２０人ｐ型ＧａＡｓ１７−Ｂｅドープ７
Ｘ１０”フａｍ−８１５００人ｐ＋ＧａＡｓ１８−Ｂｅ
ドープ５ Ｘ １０１９ｒｎ＋−８３０００人ｐ型Ｇ
ａ Ａ ｓ １７はｐ型Ａ Ｑ Ｇ ａ Ａ ｓでもよ
い。
又、ＡＱ組成を傾斜化してもよい。
ＦＥＴと集積化する場合（第１図（ｆ））には、ゲート
メタル（Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ ２３ ）を
アンドープＧａＡｓ１５’上に形成した。
メタル（Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ ２３ ）を
アンドープＧａＡｓ１５’上に形成した。
ＦＥＴのしきい値電圧Ｖｔｈは２ＤＥＧ３１と（７）間
の膜厚、不純物濃度を変えることで変化させることがで
きるものは従来のＦＥＴと同様である。
の膜厚、不純物濃度を変えることで変化させることがで
きるものは従来のＦＥＴと同様である。
本発明によれば、ｐ−コレクタ層をなくすことができた
ので、コレクタ走行時間を従来の１７４以下にでき、そ
のため、バイポーラトランジスタとしてもカットオフ周
波数ｆｒを１００ Ｇ Ｈ７，以上にすることができた
。又、同一エビ層でｐ型ＨＢＴとｎ型ＦＥＴとを基板上
に極めて自然に形成できるので、超高速低消ｖｔ電力は
ＬＳＩを形成することが可能となった。
ので、コレクタ走行時間を従来の１７４以下にでき、そ
のため、バイポーラトランジスタとしてもカットオフ周
波数ｆｒを１００ Ｇ Ｈ７，以上にすることができた
。又、同一エビ層でｐ型ＨＢＴとｎ型ＦＥＴとを基板上
に極めて自然に形成できるので、超高速低消ｖｔ電力は
ＬＳＩを形成することが可能となった。
第１図（ａ）および（ｅ）は本発明に係わる半導体装置
のバンド構造図、第１図（ｂ）、（Ｑ）。 （ｄ）および（ｆ）は装置断面図である。 １０・・・基板、１１・・・ｐ型ＧａＡｓ、３ｏ・・・
２次元￥Ｊ１図 ／６ ｘｔＡｌｌｒｔｃＡｓＥ ハ゛イ爪０−ラ ＦＥＴ／４／
４’ ア上トフ。 １４″′Ａ！ＡＩＬｒ−ｘＡｓ
のバンド構造図、第１図（ｂ）、（Ｑ）。 （ｄ）および（ｆ）は装置断面図である。 １０・・・基板、１１・・・ｐ型ＧａＡｓ、３ｏ・・・
２次元￥Ｊ１図 ／６ ｘｔＡｌｌｒｔｃＡｓＥ ハ゛イ爪０−ラ ＦＥＴ／４／
４’ ア上トフ。 １４″′Ａ！ＡＩＬｒ−ｘＡｓ
Claims (1)
- 【特許請求の範囲】 １、電子親和力の異なる半導体ヘテロ接合界面に形成さ
れる二次元状担体を一重或いは二重に形成され、該二次
元状担体を供給する半導体層と反対の導伝形を有する半
導体層（ I ）を上記二次元状担体を供給する半導体層
を両側からはさみ込む形で形成され、 該二次状担体とオーミック接触する一ケ以上の電極を有
し、二次元状担体と逆の導伝形を有する半導体層（ I
）と接続する１ケ以上の電極を有することを特徴とする
半導体装置。 ２、上記特許請求の範囲第１項記載の半導体装置におい
て、該二次元状担体を一方では電界効果型トランジスタ
の能動層として用いる半導体装置と又一方ではバイポー
ラトランジスタのベース層として用いる半導体装置とを
各々１ケ以上同一基板上に形成されてなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32398987A JPH01166557A (ja) | 1987-12-23 | 1987-12-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32398987A JPH01166557A (ja) | 1987-12-23 | 1987-12-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01166557A true JPH01166557A (ja) | 1989-06-30 |
Family
ID=18160880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32398987A Pending JPH01166557A (ja) | 1987-12-23 | 1987-12-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01166557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103904111A (zh) * | 2014-01-20 | 2014-07-02 | 西安电子科技大学 | 基于增强型AlGaN/GaN HEMT器件结构及其制作方法 |
-
1987
- 1987-12-23 JP JP32398987A patent/JPH01166557A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103904111A (zh) * | 2014-01-20 | 2014-07-02 | 西安电子科技大学 | 基于增强型AlGaN/GaN HEMT器件结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| JP2581355B2 (ja) | Ｐチャンネル・デバイス用の異方型ｎ＋ゲートをもつ相補型ヘテロ接合電界効果トランジスタ | |
| JP3135939B2 (ja) | Ｈｅｍｔ型半導体装置 | |
| EP0165798B1 (en) | Semiconductor device comprising n-channel and p-channel transistors and production method | |
| US9437724B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| EP0566591B1 (en) | Semiconductor device | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH01166557A (ja) | 半導体装置 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPS6214105B2 (ja) | ||
| JPH11261054A (ja) | 電界効果トランジスタ | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JPS62199049A (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS63252484A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JPS6255316B2 (ja) | ||
| JPS6068661A (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPS59171167A (ja) | 電界効果トランジスタ | |
| JPS63236358A (ja) | 半導体装置 | |
| JPS63188972A (ja) | 電界効果トランジスタ |