【発明の詳細な説明】[Detailed description of the invention]
〔産業上の利用分野〕
この発明は、半導体装置、特にシリコン基板上に形成す
るマイクロストリップラインに関するものである。
し従来の技術〕
第２図は、第３図に示す従来のＧａＡｓＦＥＴを用い１
こ自己バイアス方式の増幅回路の一部分を示す。
ここで、ＧａＡｓＦＥＴ （１１のゲート（２）はボン
ディングワイヤ（７）で、入力線路（５）、チョークコ
イル（８）に接続される。チョークコイル（８）は（短
縮波長）／４の長さのマイクロストリップラインの形で
構成されてスルーホール（９）でアースされている。ド
レイン（３目よ出力線路（６日とボンディングワイヤ（
７りで接続され、ソース（４）は小容量コンデンサＱＯ
１大容量コンデンサαυ、バイアス抵抗四にボンディン
グワイヤ（７）で接続されて、アースされる。ここで小
容量コンデンサＱＧは、シリコン基板０の上に酸化シリ
コンα４を形成し、その上に電極金属−を形成したＭＯ
Ｓコンデンサであり、シリコン基板ρはアースされてい
る。また大容量コンデンサ（ロ）はチップコンデンサで
ある。なお入力線路（５）、出力線路（６）、チョーク
コイル（８）は、アルミナ基板Ｑ１１９上に導体で形成
されており、アルミナ基板の裏面は、アース導体（１７
）が形成されており、アースされている。
第３図はＧａＡｓＦＥＴの自己バイアス方式の増幅回路
であり、ＧａＡｓ ＦＥＴ （１）のゲート（２）ニ入
力整合回路（ト）、入力線路（５）を通して入力が与え
られている。ドレイン（３）からは出力線路（６）、出
力整合回路ａ９を通して取り出されている。さらに、ド
レイン（３）にはバイアス回路四を通じて、電源電圧（
至）が印加されている。
次に動作について説明する。第３図１とおいて、２個の
バイパスコンデンサ（９） 、 ＱＱが用いられている
。これは、広い周波数帯域において良好なバイパス動作
をさせるのに、容量の異なる複数のコンデンサを接続す
ることが有効なためである。ところで、小容量コンデン
サ（９）は第２図に示す様に、ＭＯ８構造で容易に形成
出来る。また、チップコンデンサよりも、ＭＯＳコンデ
ンサの方が安価である。
したがって、第３図の増幅回路を構成する場合、小容量
のバイパスコンデンサには、ＭＯ８構造のコンデンサ（
９）を用いている。
〔発明が解決しようとする問題点〕
従来は、第３図の増幅回路を構成する場合、第２図の様
にアルミナ基板■上に、チョークコイル（８）を（短縮
波長１／４の長さのマイクロストリップラインの形で構
成していた。しかし、アルミナ基板Ｑ６上に形成される
マイクロストリップラインを、精度よく細く作ることが
出来ない。そのためチョークコイルが大きくなり回路が
大型化する問題点があった。
乙の発明は上記のような問題点を解消するためになされ
たもので、増幅回路の小型化に必要な小型のチョークコ
イル、すなわち細いマイクロストリップラインを得るこ
とを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、バイパスコンデンサをＭ
Ｏ８Ｃの形で形成しｔこシリコン基板上の酸化膜の上に
、マイクロストリップラインを形成することでチョーク
コイルも得るものである。
〔作用〕
この発明におけるマイクロストリップラインは、シリコ
ン基板上の酸化膜の上に形成される。それにより、アル
ミナ基板上にマイクロストリップラインを形成する場合
に比べて、細くすることが出来る。したがって小型のチ
ョークコイルが得られる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第１
図において、ＧａＡｓＦＥＴ（１）のゲート（２）はチ
ョークコイル（８）にボンディングワイヤ（７）で接続
されて直流的にアースされ、さらに入力線路（５）に接
続される。ドレイン（３）は出力線路（６）に直接ボン
ディングワイヤ（７）で接続される。ソース（４１は小
容輩コンデンサＱＧ、大容量コンデンサ回、バイアス抵
抗口でアースされている。
ここで、上記のチョークコイル（８）を、（短縮波長］
／４の長さのマイクロストリップラインとして、小容量
コンデンサ（１０と同一のシリコン基板＠上の酸化シリ
コンＱ４の上に形成している。ここでチョークコイルｔ
ａ＞は、ボンディングワイヤ（７）の接続されていない
方の端で、シリコン基板０３にアースされている。
上記実施例に示した構造（第１図）かられかるヨウに、
小容量コンデンサ００をＭＯ８構造で形成したシリコン
基板口上の酸化シリコンσ４の上に、チョークコイル（
８）はマイクロストリップラインの形で構成されている
。第２図に示す従来のように、アル電す基板ａＯ上にマ
イクロストリップラインの形でチョークコイルを形成す
る場合と比べて、ウェハプロセス技術で酸化シリコンＡ
上にマイクロストリップラインを形成する方が、はるか
に微細加工が出来る。したがってライン幅を細くするこ
とができ、ラインをジグザグに密に折り返すことが可能
となる。それにより、[Industrial Application Field] The present invention relates to a semiconductor device, particularly a microstrip line formed on a silicon substrate. [Prior art] Fig. 2 shows a conventional GaAsFET shown in Fig. 3.
This shows a part of a self-biasing amplifier circuit. Here, the gate (2) of GaAsFET (11) is connected to the input line (5) and choke coil (8) with a bonding wire (7).The length of the choke coil (8) is (shortened wavelength)/4. It is configured in the form of a microstrip line and is grounded through a through hole (9).The drain (3rd line), the output line (6th line) and the bonding wire (
7, and the source (4) is a small capacitor QO.
1 is connected to a large capacity capacitor αυ and a bias resistor 4 by a bonding wire (7), and is grounded. Here, the small capacitance capacitor QG is an MO in which silicon oxide α4 is formed on a silicon substrate 0, and an electrode metal is formed on it.
It is an S capacitor, and the silicon substrate ρ is grounded. Also, the large capacity capacitor (b) is a chip capacitor. The input line (5), output line (6), and choke coil (8) are formed of conductors on an alumina substrate Q119, and the back surface of the alumina substrate is connected to a ground conductor (17
) is formed and grounded. FIG. 3 shows a GaAs FET self-bias amplifier circuit, in which input is given through the gate (2) of the GaAs FET (1), a two-input matching circuit (g), and an input line (5). It is taken out from the drain (3) through an output line (6) and an output matching circuit a9. Furthermore, the drain (3) is connected to the power supply voltage (
) is applied. Next, the operation will be explained. In FIG. 3 1, two bypass capacitors (9), QQ, are used. This is because connecting a plurality of capacitors with different capacities is effective in achieving good bypass operation over a wide frequency band. By the way, the small capacity capacitor (9) can be easily formed with an MO8 structure as shown in FIG. Furthermore, MOS capacitors are cheaper than chip capacitors. Therefore, when configuring the amplifier circuit shown in Fig. 3, a MO8 structure capacitor (
9) is used. [Problems to be solved by the invention] Conventionally, when configuring the amplifier circuit shown in Fig. 3, a choke coil (8) (shortened wavelength 1/4 length) was placed on an alumina substrate (1) as shown in Fig. 2. However, the microstrip line formed on the alumina substrate Q6 cannot be made precisely and thinly.As a result, the choke coil becomes large and the circuit becomes large. The invention of B was made to solve the above-mentioned problems, and its purpose is to obtain a small choke coil, that is, a thin microstrip line, which is necessary for downsizing an amplifier circuit. [Means for solving the problem] A semiconductor device according to the present invention has a bypass capacitor of M
A choke coil is also obtained by forming a microstrip line on an oxide film formed in the form of O8C and on a silicon substrate. [Operation] The microstrip line in this invention is formed on an oxide film on a silicon substrate. Thereby, it is possible to make the microstrip line thinner than when forming a microstrip line on an alumina substrate. Therefore, a compact choke coil can be obtained. [Embodiment of the Invention] An embodiment of the invention will be described below with reference to the drawings. 1st
In the figure, a gate (2) of a GaAsFET (1) is connected to a choke coil (8) by a bonding wire (7), grounded in terms of direct current, and further connected to an input line (5). The drain (3) is directly connected to the output line (6) with a bonding wire (7). The source (41 is grounded at the small capacity capacitor QG, large capacity capacitor, and bias resistor port. Here, the above choke coil (8) is connected to the (shortened wavelength)
/4 length microstrip line is formed on silicon oxide Q4 on the same silicon substrate as small capacitor (10).
a> is the unconnected end of the bonding wire (7) and is grounded to the silicon substrate 03. From the structure shown in the above example (Fig. 1),
A choke coil (
8) is constructed in the form of a microstrip line. Compared to the conventional case where a choke coil is formed in the form of a microstrip line on an aluminum substrate aO as shown in Fig. 2, silicon oxide
Forming a microstrip line on top allows much finer processing. Therefore, the line width can be made thinner, and the line can be folded back in a zigzag pattern. Thereby,
〔発明の効果〕〔Effect of the invention〕
以上のように、この発明によればシリコン基板上の酸化
シリコンの上に、ウェハプロセス技術で細いマイクロス
トリップラインを構成したので、チョークコイルの小型
化ができ、まｔこ、精度の高いものが得られる効果があ
る。As described above, according to the present invention, a thin microstrip line is formed on silicon oxide on a silicon substrate using wafer process technology, making it possible to miniaturize the choke coil and to make it highly accurate. There are benefits to be gained.
【図面の簡単な説明】[Brief explanation of the drawing]
第１図はこの発明の一実施例による半導体装置の立体図
、第２図は従来の半導体装置の立体図、第３図は第１図
、第２図の等価回路図である。
１１ＪはＧａＡｓＦＥＴ 、 ＋２１はゲート、（３）
ハＦ Ｌ／イン、（４）はソース、（５）は入力線路、
（６）は出力線路、（７）はボンディングワイヤ、（８
）はチョークコイル、（９）はスルーホール、ａＯは小
容量コンデンサ、亜は大容量コンデンサ、似はバイアス
抵抗、叫はシリコン基根、Ｑ４１は酸化シリコン、（ト
）は電極金属、ａＯはアルミナ基板、口はアース導体、
（７）は入力整合回路、ａ９は出力整合回路、囚はバイ
アス回路、（至）は電源電圧。
なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a three-dimensional diagram of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a three-dimensional diagram of a conventional semiconductor device, and FIG. 3 is an equivalent circuit diagram of FIGS. 1 and 2. 11J is GaAsFET, +21 is gate, (3)
F L/in, (4) is the source, (5) is the input line,
(6) is the output line, (7) is the bonding wire, (8
) is a choke coil, (9) is a through hole, aO is a small capacitor, sub is a large capacitor, similar is a bias resistor, is a silicon base, Q41 is silicon oxide, (g) is an electrode metal, aO is alumina Board, opening is ground conductor,
(7) is an input matching circuit, a9 is an output matching circuit, 5 is a bias circuit, and (to) is a power supply voltage. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.