JPH0775295B2 - High frequency transistor matching circuit - Google Patents

High frequency transistor matching circuit

Info

Publication number
JPH0775295B2
JPH0775295B2 JP1203293A JP20329389A JPH0775295B2 JP H0775295 B2 JPH0775295 B2 JP H0775295B2 JP 1203293 A JP1203293 A JP 1203293A JP 20329389 A JP20329389 A JP 20329389A JP H0775295 B2 JPH0775295 B2 JP H0775295B2
Authority
JP
Japan
Prior art keywords
thin film
film capacitor
matching circuit
transistor
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1203293A
Other languages
Japanese (ja)
Other versions
JPH0366205A (en
Inventor
和生 江田
哲司 三輪
豊 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1203293A priority Critical patent/JPH0775295B2/en
Priority to DE69022332T priority patent/DE69022332T2/en
Priority to EP90308454A priority patent/EP0411919B1/en
Priority to US07/564,761 priority patent/US5075645A/en
Publication of JPH0366205A publication Critical patent/JPH0366205A/en
Publication of JPH0775295B2 publication Critical patent/JPH0775295B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの入
出力の整合回路に係わるもので、特にインピーダンスの
整合をとるとともに、トランジスタの空間的大きさから
生ずる位相差による増幅効率の低下をなくすことのでき
る高周波高トランジスタの整合回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matching circuit for input / output of a transistor used in a high-frequency high-power amplifier, and in particular, impedance matching is performed and the impedance generated by the spatial size of the transistor is used. The present invention relates to a matching circuit for high-frequency and high-transistors that can eliminate a decrease in amplification efficiency due to a phase difference.

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス(50オーム)に一致しない。電気信号を効率良く増幅
するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの入出力インピーダンスは、
50オームよりもはるかに低いので、通常、入出力主線路
マイクロストリップラインに並列にインピーダンスの低
い素子を挿入して、インピーダンスの整合をとるように
している。先端開放マイクロストリップライン(オープ
ンスタブ)のインピーダンス、Zosは、 Zos=−j・cot βL (1) 但し、β=2π/λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長 Lはマイクロストリップラインの長さ、で与えられる。
2. Description of the Related Art The input / output impedance of high frequency transistors does not generally match the characteristic impedance (50 ohms) of the main line microstrip line. In order to efficiently amplify the electric signal, it is preferable that the input / output impedance of the transistor and the impedance of the main line microstrip line for each input / output match as much as possible and the reflection at that point is as small as possible. Especially, the input / output impedance of the transistor for high frequency and high output is
Since it is much lower than 50 ohms, a low impedance element is usually inserted in parallel with the input / output main line microstrip line to achieve impedance matching. Impedance of open microstrip line (open stub), Zos is Zos = -j · cot βL (1) where β = 2π / λ, λ is the wavelength on the microstrip line at the frequency to be matched L is given by the length of the microstrip line.

したがって、ZosはβLがπ/2、すなわち、Lがλ/4に
近づくにつれ小さくなり、適当な値を選ぶことにより、
トランジスタとの整合をとることができる。
Therefore, Zos becomes smaller as βL becomes π / 2, that is, L approaches λ / 4, and by choosing an appropriate value,
It can be matched with the transistor.

この方法による従来の高周波増幅器の代表的構成を第3
図に示す。
A typical configuration of a conventional high frequency amplifier by this method is
Shown in the figure.

第3図において、101は電界効果トランジスタ(FET)、
102は入力整合回路基板、103は出力整合回路基板、104
は入力端子に接続されるマイクロストリップラインで構
成された主線路、105は出力端子に接続されるマイクロ
ストリップラインで構成された主線路、106、107は前記
主線路のトランジスタ側に設けられた、次第に電極の幅
が広くなる、いわゆるテーパー型部である。112は前記
トランジスタと前記テーパー型部を接続するワイヤー、
301は入出力整合調整用の島状電極(パッド)、302は前
記テーパー型部と調整用パッドを接続するためのワイヤ
ーである。この構造において、入力整合回路および出力
整合回路の調整は、調整用パッドをワイヤーで接続する
ことによって行っている。
In FIG. 3, 101 is a field effect transistor (FET),
102 is an input matching circuit board, 103 is an output matching circuit board, 104
Is a main line composed of a microstrip line connected to an input terminal, 105 is a main line composed of a microstrip line connected to an output terminal, 106 and 107 are provided on the transistor side of the main line, This is a so-called tapered portion in which the width of the electrode gradually increases. 112 is a wire connecting the transistor and the tapered portion,
Reference numeral 301 is an island-shaped electrode (pad) for input / output matching adjustment, and 302 is a wire for connecting the tapered portion and the adjustment pad. In this structure, adjustment of the input matching circuit and the output matching circuit is performed by connecting the adjustment pads with wires.

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第4図に示す。第4図において、101は電界効果トラ
ンジスタ(FET)、401は入力整合調整回路基板、402は
出力整合調整回路基板、104は入力端子に接続されるマ
イクロストリップラインで構成された主線路、105は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、106、107は前記主線路のトランジスタ側に
設けられたテーパー型部である。403は入力インピーダ
ンス整合用チップコンデンサ、404は出力インピーダン
ス整合用チップコンデンサで、いずれも下電極はアース
されている台座の上に接続され、上電極はワイヤーでト
ランジスタと入出力整合調整回路基板の主線路マイクロ
ストリップラインテーパー型部に接続されている。40
5、406は前記トランジスタと前記チップコンデンサおよ
び前記テーパー型部を接続するワイヤーである。この構
造において、入出力整合はチップコンデンサとそれを接
続しているワイヤーのインダクタンスで整合をとるよう
にしている。
As a further improvement of this method, one using a matching chip capacitor is known, and a typical structure thereof is shown in FIG. In FIG. 4, 101 is a field effect transistor (FET), 401 is an input matching adjustment circuit board, 402 is an output matching adjustment circuit board, 104 is a main line composed of a microstrip line connected to an input terminal, and 105 is Main lines composed of microstrip lines connected to the output terminals, and 106 and 107 are tapered parts provided on the transistor side of the main lines. 403 is an input impedance matching chip capacitor, 404 is an output impedance matching chip capacitor, the lower electrode is connected to the grounded pedestal, and the upper electrode is a wire and is the main part of the transistor and the input / output matching adjustment circuit board. The line is connected to the microstrip line tapered section. 40
Reference numerals 5 and 406 denote wires that connect the transistor, the chip capacitor, and the tapered portion. In this structure, the input / output matching is performed by the inductance of the chip capacitor and the wire connecting it.

発明が解決しようとする課題 しかし、従来例に示した方法は、いずれもインピーダン
スの整合のみを考慮したものであり、テーパー型部にお
ける電気信号の位相差についての考慮がなされておら
ず、とくに信号波長に比べて無視できないゲート幅をも
つ高周波高出力FETの整合回路としては不十分である。
たとえば14GHzの場合、アルミナ基板、あるいはGaAs基
板上の1/4波長に相当する長さは、約2mmであり、一方、
3Wの出力を得るためのGaAsFETのゲート幅は、約4mmであ
る。したがって、第1図に示すテーパー型部の中心部を
通る電気信号と端部を通る電気信号とでは、かなりの位
相差を生ずる。入力信号に位相差を生ずると、FETで増
幅されたあとの信号にも位相差を生じ、その結果合成さ
れた信号出力が減衰し、増幅効率が低下する。出力部に
おけるテーパー型部は、さらにその悪影響を助長する。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, all of the methods shown in the conventional examples consider only impedance matching and do not consider the phase difference of the electric signal in the tapered portion, and particularly the signal. It is insufficient as a matching circuit for high-frequency and high-power FETs with a gate width that cannot be ignored compared to the wavelength.
For example, at 14 GHz, the length corresponding to 1/4 wavelength on the alumina substrate or GaAs substrate is about 2 mm, while
The gate width of GaAs FET for obtaining 3W output is about 4mm. Therefore, a considerable phase difference occurs between the electric signal passing through the central portion and the electric signal passing through the end portion of the tapered type portion shown in FIG. When a phase difference occurs in the input signal, a phase difference also occurs in the signal after being amplified by the FET, and as a result, the combined signal output is attenuated and the amplification efficiency is reduced. The tapered section at the output further promotes its adverse effects.

第1の従来例に示したオープンスタブによる整合方法で
は、入出力インピーダンスの低い高周波高出力FETの整
合をとるのは、かなり困難であり、通常、第2の従来例
の構成がとられる。
With the matching method using the open stub shown in the first conventional example, it is quite difficult to match the high-frequency and high-output FETs with low input / output impedance, and the configuration of the second conventional example is usually adopted.

しかし、第2の従来例に述べた構成の場合、大きいチッ
プコンデンサを別途接続する必要があり、これにより第
1の従来例よりもインピーダンス整合はとりやすいが、
製造する上でチップを実装するため工数が増し、またチ
ップ取り付け部が別にいるなどから小型高集積化が困難
であり、その結果製造コストが高くなる。
However, in the case of the configuration described in the second conventional example, it is necessary to separately connect a large chip capacitor, which makes impedance matching easier than in the first conventional example.
Since the chip is mounted in the manufacturing process, the number of steps is increased, and since the chip mounting portion is separate, miniaturization and high integration are difficult, and as a result, the manufacturing cost is increased.

空間的位相差をなくしながら整合をとる方式として、1/
4波長のインピーダンス変換器を用いたいわゆる、電力
分配器や電力合成器が知られており、一般に数W以上の
電力増幅器に用いられている。しかし、少なくとも1/4
波長の長さのインピーダンス変換器を必要とすることか
ら、小型化が困難である。
As a method of matching while eliminating the spatial phase difference, 1 /
So-called power dividers and power combiners using an impedance converter of four wavelengths are known, and are generally used in power amplifiers of several W or more. But at least 1/4
Since an impedance converter having a wavelength length is required, miniaturization is difficult.

課題を解決するための手段 本発明は上記課題を解決するため、主線路にマイクロス
トリップラインを用いるトランジスタのインピーダンス
整合回路において、トランジスタ側主線路がテーパー型
になっており、そのテーパー型部とアース間に、基板と
異なる誘電率を有する誘電体から成る薄膜コンデンサを
有し、高周波信号の進行方向に対する前記薄膜コンデン
サ部の長さが、前記テーパー型部の各部で異なっている
ことにより、前記薄膜コンデンサ部をでた位置におい
て、高周波信号の位相の違いが補償されるようにしたこ
とによって、前記トランジスタとのインピーダンス整合
をとりながら、同時に空間的に生ずる位相差をなくすよ
うにしたものである。
Means for Solving the Problems In order to solve the above problems, the present invention provides an impedance matching circuit for a transistor that uses a microstrip line as a main line, in which the transistor-side main line is tapered, and the taper-shaped portion and ground are provided. A thin film capacitor made of a dielectric material having a dielectric constant different from that of the substrate, and the length of the thin film capacitor part in the traveling direction of the high frequency signal is different in each part of the taper-shaped part, By compensating for the phase difference of the high-frequency signal at the position where the capacitor section exits, impedance matching with the transistor is achieved and at the same time the spatially generated phase difference is eliminated.

作用 本発明は上記した構成により、インピーダンスが低く寸
法の大きい、高周波高出力トランジスタのインピーダン
ス整合と、空間的位相差の補償を同時にできるようにし
たものであり、さらに実装工数が少なく、小型高集積化
が可能であり、製造コストの安い高周波高出力トランジ
スタの整合回路を提供するものである。
Operation The present invention has the above-described configuration and is capable of simultaneously performing impedance matching of a high-frequency and high-output transistor having a low impedance and a large size and compensating for a spatial phase difference. Further, the number of mounting steps is small, and the size and integration are small. The present invention provides a matching circuit for high-frequency and high-power transistors, which can be manufactured at low cost and is inexpensive to manufacture.

実施例 以下、本発明の高周波トランジスタの整合回路の実施例
について、図面を参照しながら説明する。
Embodiments Embodiments of a matching circuit for a high frequency transistor according to the present invention will be described below with reference to the drawings.

第1図は本発明の高周波トランジスタの整合回路の構造
の1実施例を示したものである。第1図において、101
は電界効果トランジスタ(FET)、102は入力整合回路基
板、103は出力整合回路基板、104は入力端子に接続され
るマイクロストリップラインで構成された主線路、105
は出力端子に接続されるマイクロストリップラインで構
成された主線路、106、107は前記主線路のトランジスタ
側に設けられたテーパー型部である。108はその一方の
電極が前記テーパー型部の一部を構成する入力整合用薄
膜コンデンサ、109はその一方の電極が前記テーパー型
部の一部を構成する出力整合用薄膜コンデンサ、110、1
11は前記薄膜コンデンサ108、109の他方の電極に接続さ
れたアース端子、112は前記テーパー型部と前記トラン
ジスタ101を接続するワイヤーである。
FIG. 1 shows one embodiment of the structure of a matching circuit for high-frequency transistors according to the present invention. In FIG. 1, 101
Is a field effect transistor (FET), 102 is an input matching circuit board, 103 is an output matching circuit board, 104 is a main line composed of a microstrip line connected to an input terminal, 105
Is a main line composed of a microstrip line connected to an output terminal, and 106 and 107 are tapered portions provided on the transistor side of the main line. Reference numeral 108 denotes an input matching thin film capacitor whose one electrode constitutes a part of the taper type portion, and 109 denotes an output matching thin film capacitor whose one electrode constitutes a part of the taper type portion, 110, 1.
Reference numeral 11 is a ground terminal connected to the other electrode of the thin film capacitors 108 and 109, and 112 is a wire connecting the tapered portion and the transistor 101.

入出力整合回路基板はアルミナセラミック基板を用い、
主線路およびマイクロストリップラインなどの導電部に
はCr−Auを用い、薄膜コンデンサとしては、誘電率約4
の酸化珪素を誘電体として用いた、金属−誘電体−金属
構造の薄膜コンデンサを用いた。またトランジスタとし
てGaAsFETを、また整合される周波数として14GHzを用い
た。アルミナ基板の誘電率を9.8とした場合、14GHzにお
ける1/4波長相当のマイクロストリップラインの長さは
約2mmである。
The input / output matching circuit board uses an alumina ceramic board,
Cr-Au is used for the conductive parts such as the main line and the microstrip line, and the dielectric constant is about 4 as a thin film capacitor.
A thin film capacitor having a metal-dielectric-metal structure using silicon oxide as a dielectric was used. GaAs FET was used as the transistor and 14 GHz was used as the matching frequency. When the dielectric constant of the alumina substrate is 9.8, the length of the microstrip line corresponding to 1/4 wavelength at 14 GHz is about 2 mm.

この構造において、入力整合および出力整合のインピー
ダンス整合は、薄膜コンデンサ108、109によって行う。
In this structure, impedance matching of input matching and output matching is performed by the thin film capacitors 108 and 109.

本方式における整合方法についてさらに詳しく説明す
る。前述したように、高出力用FETの入出力インピーダ
ンスは、数オームから1オーム以下と主線路のインピー
ダンス、50オームに比べてかなり低い。そこで本実施例
ではその整合をとるために主線路マイクロストリップラ
インとアース間に薄膜コンデンサを挿入している。アー
スまでのマイクロストリップラインの長さをLとする
と、この直列回路のインピーダンス、Zinは、 Zin=1/jωC+jZo・tanβL (2) =−j(1/ωC−Zo・tanβL) (3) 但し、ω=2πf β=2π/λ fは整合をとろうとしている周波数、 Cは薄膜コンデンサの静電容量 Zoはマイクロストリップラインの特性 インピーダンス、 λは整合をとろうとしている周波数の 基板内での波長、 Lはマイクロストリップラインのアース までの長さである。
The matching method in this method will be described in more detail. As mentioned above, the input / output impedance of the high power FET is several ohms to less than 1 ohm, which is considerably lower than the impedance of the main line, 50 ohms. Therefore, in this embodiment, a thin film capacitor is inserted between the main line microstrip line and the ground in order to achieve the matching. Assuming that the length of the microstrip line to the ground is L, the impedance Zin of this series circuit is Zin = 1 / jωC + jZo · tanβL (2) = −j (1 / ωC−Zo · tanβL) (3) ω = 2πf β = 2π / λ f is the frequency to be matched, C is the capacitance of the thin film capacitor Zo is the characteristic impedance of the microstrip line, and λ is the wavelength of the frequency to be matched in the substrate , L is the length of the microstrip line to ground.

で表わされる。It is represented by.

アースまでのマイクロストリップラインの影響は、十分
幅が広くしかつ長さを短くすると、ほぼ無視することが
でき、実質的に静電容量Cの値で決まり、それを適当に
選択することにより、Zinの値を数オームあるいは1オ
ーム以下にすることは容易でる。
The effect of the microstrip line to the ground can be almost ignored if the width is sufficiently wide and the length is short, and it is substantially determined by the value of the electrostatic capacitance C, and by appropriately selecting it, It is easy to set the value of Zin to several ohms or less than 1 ohm.

次に本実施例の空間的位相差補償の動作について説明す
る。テーパー開始部まで同一位相できた電気信号は、テ
ーパー型部で、テーパーに沿って広がりながら進み薄膜
コンデンサ部に到達する。通常、テーパー型部の端の方
が、中心部よりも距離が長く、第1の実施例の場合も、
端の方が薄膜コンデンサに到達するまでの距離が長いよ
うに設定する。薄膜コンデンサに進入した電気信号は、
薄膜コンデンサの誘電率が基板の誘電率と異なるため、
そこで位相速度がかわる。位相速度は、誘電率の平方根
に反比例するので、誘電率が小さいほど位相速度は速
い。いまマイクロストリップラインの形成されている基
板がアルミナ基板であり、その誘電率が9.8、一方、薄
膜コンデンサを形成する誘電体の誘電率は4であり、し
たがって、薄膜コンデンサ部での位相速度は、 倍だけテーパー型部での位相速度よりも速い。したがっ
て端部の薄膜コンデンサ部の長さを、中心部の薄膜コン
デンサの長さよりも適当に長くすることにより、テーパ
ー型部で、薄膜コンデンサに到達するまでに生じた端部
での位相遅れを取り戻すことができ、薄膜コンデンサを
出てからトランジスタまでのマイクロストリップライン
の長さと、接続ワイヤーの長さを同じにしておけば、ト
ランジスタの入力部で、電気信号の位相差を完全になく
すことができる。その時、薄膜コンデンサの静電容量を
インピーダンス整合に適した値としておくことにより、
インピーダンス整合をも同時に行うことができる。
Next, the operation of the spatial phase difference compensation of this embodiment will be described. The electric signal having the same phase up to the taper start portion spreads along the taper in the taper type portion and reaches the thin film capacitor portion. Usually, the end of the taper-shaped part has a longer distance than the center part, and in the case of the first embodiment,
Set so that the distance from the end to the thin film capacitor is longer. The electric signal that has entered the thin film capacitor is
Since the dielectric constant of thin film capacitors is different from that of the substrate,
Therefore, the phase velocity changes. Since the phase velocity is inversely proportional to the square root of the dielectric constant, the smaller the dielectric constant, the faster the phase velocity. The substrate on which the microstrip line is formed is an alumina substrate, and the dielectric constant of which is 9.8. On the other hand, the dielectric constant of the thin film capacitor is 4. Therefore, the phase velocity in the thin film capacitor is It is twice as fast as the phase velocity in the taper type part. Therefore, by making the length of the thin film capacitor part at the end appropriately longer than the length of the thin film capacitor at the center part, the taper type part can recover the phase delay at the end part that occurs before reaching the thin film capacitor. If the length of the microstrip line from the thin film capacitor to the transistor and the length of the connecting wire are the same, the phase difference of the electric signal can be completely eliminated at the input part of the transistor. . At that time, by setting the capacitance of the thin film capacitor to a value suitable for impedance matching,
Impedance matching can also be performed at the same time.

出力回路の場合は、その逆の経過をたどることになる
が、結果として薄膜コンデンサがない場合にはテーパー
型部端部と中心部とで生ずる電気信号の位相差を、薄膜
コンデンサによって同じように補償できることは明らか
である。インピーダンス整合についても、入力回路と全
く同様に考えることができる。
In the case of the output circuit, the reverse process is followed, but if there is no thin film capacitor as a result, the phase difference of the electric signal generated at the end and the center of the taper type part will be the same with the thin film capacitor. It is clear that we can compensate. The impedance matching can be considered in exactly the same way as the input circuit.

ゲート幅約4mm、出力3W級の同じ性能のGaAsFETを用い
て、本実施例の構造を用いた場合と第2の従来例の構造
を用いた場合とで、性能比較を行ったところ、従来例の
方法では、14GHzにおいて、電力変換効率15%、線形利
得4dBであったものが、本実施例の構造とすることによ
り、電力変換効率25%、線形利得5dBと、著しく電気特
性面での向上が見られた。
A GaAs FET having a gate width of about 4 mm and an output of 3 W class and having the same performance was used to compare the performance of the structure of this example with the structure of the second conventional example. In the method of 14), the power conversion efficiency was 15% and the linear gain was 4 dB at 14 GHz. However, by adopting the structure of this embodiment, the power conversion efficiency is 25% and the linear gain is 5 dB, which is a remarkable improvement in electrical characteristics. It was observed.

本発明の第2の実施例を、第2図に示す。The second embodiment of the present invention is shown in FIG.

第2図において、101は電界効果トランジスタ(FET)、
102は入力整合回路基板、103は出力整合回路基板、104
は入力対しに接続されるマイクロストリップラインで構
成された主線路、105は出力端子に接続されるマイクロ
ストリップラインで構成された主線路、106、107は前記
主線路のトランジスタ側に設けられたテーパー型部であ
る。201は入力整合用薄膜コンデンサ、202は出力整合用
薄膜コンデンサ、110、111は前記薄膜コンデンサの他方
の電極に接続されたアース端子、112は前記テーパー型
部とトランジスタを接続するワイヤーである。
In FIG. 2, 101 is a field effect transistor (FET),
102 is an input matching circuit board, 103 is an output matching circuit board, 104
Is a main line composed of microstrip lines connected to inputs, 105 is a main line composed of microstrip lines connected to output terminals, and 106 and 107 are tapers provided on the transistor side of the main lines. It is a mold part. 201 is a thin film capacitor for input matching, 202 is a thin film capacitor for output matching, 110 and 111 are ground terminals connected to the other electrode of the thin film capacitor, and 112 is a wire connecting the tapered portion and the transistor.

入出力整合回路基板には、誘電率9.8のアルミナ基板を
用い、主線路およびマイクロストリップラインなどの導
電部にはCr−Auを用い、薄膜コンデンサとしては、誘電
率約90の酸化チタンを誘電体として用いた金属−誘電体
−金属構造の薄膜コンデンサを用いた。またトランジス
タとしてGaAsFETを、また整合させる周波数として14GHz
を用いた。
An alumina substrate with a permittivity of 9.8 was used for the input / output matching circuit substrate, Cr-Au was used for the conductive parts such as the main line and microstrip line, and titanium oxide with a permittivity of about 90 was used as the dielectric for the thin film capacitor. The metal-dielectric-metal thin film capacitor used as was used. Also, GaAs FET is used as a transistor, and the matching frequency is 14 GHz.
Was used.

この構造において、入出力のインピーダンス整合は、第
1の実施例と同様、薄膜コンデンサ201、202によって行
う。
In this structure, input / output impedance matching is performed by the thin film capacitors 201 and 202 as in the first embodiment.

第1の実施例との相違は、薄膜コンデンサの誘電率と薄
膜コンデンサ部の形状寸法である。この場合、薄膜コン
デンサの誘電率の方が、基板の誘電率よりも大きく、し
たがって、薄膜コンデンサ部での相違速度はテーパー型
部での と遅くなる。したがってこの場合には、第1の実施例の
場合とは逆に、テーパー型部端部に近い部分ほど、中心
部よりも薄膜コンデンサ部の長さが短くなるような構造
としておくことにより、薄膜コンデンサをでた部分での
電気信号の位相を各部で同一にすることができる。
The difference from the first embodiment is the dielectric constant of the thin film capacitor and the shape and size of the thin film capacitor portion. In this case, the dielectric constant of the thin-film capacitor is larger than that of the substrate, and therefore the difference speed in the thin-film capacitor part is And slow down. Therefore, in this case, contrary to the case of the first embodiment, the thin film capacitor portion has a structure in which the length closer to the end of the taper-shaped portion is shorter than that of the central portion. The phase of the electric signal in the part where the capacitor is exposed can be made the same in each part.

本実施例では、薄膜コンデンサにより、インピーダンス
整合と、空間的位相差補償をおこなっている。薄膜コン
デンサは、化学気相成長やスパッタリングといった薄膜
形成技術で作成可能であり、アルミナ基板などの各種基
板上に一体に集積化して作りこむことは容易である。し
たがって従来例に示したような、チップコンデンサを必
要としないので、実装工数が少なくまた小型高集積化が
可能であり、したがって製造コストも安くできるもので
ある。
In this embodiment, impedance matching and spatial phase difference compensation are performed by a thin film capacitor. The thin film capacitor can be manufactured by a thin film forming technique such as chemical vapor deposition or sputtering, and can be easily integrated and manufactured on various substrates such as an alumina substrate. Therefore, unlike the conventional example, since the chip capacitor is not required, the number of mounting steps is small, the size and the degree of integration can be reduced, and the manufacturing cost can be reduced.

発明の効果 以上、述べた如く、本発明は主線路にマイクロストリッ
プラインを用いるトランジスタのインピーダンス整合回
路において、トランジスタ側主線路がテーパー型になっ
ており、そのテーパー型部とアース間に、基板と異なる
誘電率の誘電体からなる薄膜コンデンサを有し、高周波
信号の進行方向に対する前記薄膜コンデンサの長さが、
前記テーパー型部の各部で異なっていることにより、前
記薄膜コンデンサ部をでた位置において高周波信号の位
相の違いが補償されるようにしたもので、これによりイ
ンピーダンスの低い高周波高出力トランジスタのインピ
ーダンス整合をとると同時に、トランジスタの空間的大
きさにより生ずる信号の位相差をなくすようにしたもの
であり、また実装工数が少なく、小型高集積化が可能で
あり、製造コストの安い高周波高出力トランジスタの整
合回路を提供するものである。
As described above, according to the present invention, in the transistor impedance matching circuit using the microstrip line for the main line, the transistor-side main line is tapered, and the substrate is provided between the tapered part and the ground. Having a thin film capacitor composed of dielectrics having different dielectric constants, the length of the thin film capacitor in the traveling direction of the high frequency signal,
By making each part of the taper-shaped part different, the phase difference of the high-frequency signal is compensated at the position where the thin-film capacitor part exits, and thereby impedance matching of a high-frequency high-power transistor with low impedance is achieved. At the same time, the phase difference between the signals caused by the spatial size of the transistor is eliminated, and the number of mounting steps is small, which enables small size and high integration. A matching circuit is provided.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す構造図、第2図は本発
明の第2の実施例の構造図、第3図、第4図は従来例の
構造図を示したものである。 101……トランジスタ、102……入力整合回路基板、103
……出力整合回路基板、104……入力側主線路、105……
出力側主線路、106、107……テーパー型部、108……入
力整合用薄膜コンデンサ、109……出力整合用薄膜コン
デンサ、110、111……アース端子、112……接続用ワイ
ヤー。
FIG. 1 is a structural diagram showing an embodiment of the present invention, FIG. 2 is a structural diagram of a second embodiment of the present invention, and FIGS. 3 and 4 are structural diagrams of a conventional example. . 101 …… transistor, 102 …… input matching circuit board, 103
Output matching circuit board, 104 Input main line, 105
Output side main line, 106, 107 ... tapered part, 108 ... input matching thin film capacitor, 109 ... output matching thin film capacitor, 110,111 ... ground terminal, 112 ... connection wire.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】主線路にマイクロストリップラインを用い
るトランジスタのインピーダンス整合回路において、ト
ランジスタ側主線路がテーパ型になっており、そのテー
パー型部とアース間に、基板と誘電率の異なる誘電体か
らなる薄膜コンデンサを有し、高周波信号の進行方向に
対する前記薄膜コンデンサ部の長さが、前記テーパー型
部の各部で異なっていることにより、前記薄膜コンデン
サ部をでた位置において高周波信号の位相の違いが補償
されるようにしたことを特徴とする高周波トランジスタ
の整合回路。
1. In a transistor impedance matching circuit using a microstrip line as a main line, a transistor-side main line is tapered, and a dielectric material having a different dielectric constant from that of a substrate is provided between the taper-shaped portion and ground. Since the length of the thin film capacitor portion in the traveling direction of the high frequency signal is different in each part of the taper-shaped portion, the phase difference of the high frequency signal at the position where the thin film capacitor portion exits A matching circuit for high-frequency transistors, characterized in that
【請求項2】薄膜コンデンサとして、基板より小さい誘
電率の誘電体を用い、高周波信号の進行方向に対する前
記薄膜コンデンサの長さが、前記テーパー型部の中心部
に近いほど短くなっていることを特徴とする請求項
(1)記載の高周波トランジスタの整合回路。
2. As the thin film capacitor, a dielectric having a dielectric constant smaller than that of the substrate is used, and the length of the thin film capacitor in the traveling direction of the high frequency signal becomes shorter as it gets closer to the central portion of the tapered portion. The matching circuit for a high frequency transistor according to claim 1, characterized in that:
【請求項3】薄膜コンデンサとして、基板より大きい誘
電率の誘電体を用い、高周波信号の進行方向に対する前
記薄膜コンデンサの長さが、前記テーパー型部の中心部
に近いほど長くなっていることを特徴とする請求項
(1)記載の高周波トランジスタの整合回路。
3. A thin film capacitor having a dielectric constant larger than that of a substrate is used, and the length of the thin film capacitor in the traveling direction of a high frequency signal becomes longer as it gets closer to the central portion of the tapered portion. The matching circuit for a high frequency transistor according to claim 1, characterized in that:
JP1203293A 1989-08-04 1989-08-04 High frequency transistor matching circuit Expired - Fee Related JPH0775295B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1203293A JPH0775295B2 (en) 1989-08-04 1989-08-04 High frequency transistor matching circuit
DE69022332T DE69022332T2 (en) 1989-08-04 1990-07-31 Adaptation network for high-frequency transistor.
EP90308454A EP0411919B1 (en) 1989-08-04 1990-07-31 Matching circuit for high frequency transistor
US07/564,761 US5075645A (en) 1989-08-04 1990-08-03 Matching circuit for high frequency transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1203293A JPH0775295B2 (en) 1989-08-04 1989-08-04 High frequency transistor matching circuit

Publications (2)

Publication Number Publication Date
JPH0366205A JPH0366205A (en) 1991-03-20
JPH0775295B2 true JPH0775295B2 (en) 1995-08-09

Family

ID=16471641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1203293A Expired - Fee Related JPH0775295B2 (en) 1989-08-04 1989-08-04 High frequency transistor matching circuit

Country Status (1)

Country Link
JP (1) JPH0775295B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267026A (en) * 2006-03-28 2007-10-11 Fujitsu Ltd High output amplifier

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4699204B2 (en) * 2005-12-28 2011-06-08 新日本無線株式会社 High frequency amplifier circuit
JP2010135722A (en) * 2008-11-05 2010-06-17 Toshiba Corp Semiconductor device
JP6274358B1 (en) * 2016-12-29 2018-02-07 三菱電機株式会社 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267026A (en) * 2006-03-28 2007-10-11 Fujitsu Ltd High output amplifier

Also Published As

Publication number Publication date
JPH0366205A (en) 1991-03-20

Similar Documents

Publication Publication Date Title
US5352998A (en) Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
AU681050B2 (en) Coplanar waveguide-mounted flip chip
US5233313A (en) High power field effect transistor amplifier
EP0411919B1 (en) Matching circuit for high frequency transistor
JPH07297609A (en) Semiconductor device
JPH06232659A (en) Microwave amplifier circuit
KR100381685B1 (en) Reactive Compensation Power Transistor Circuit
JPH0775295B2 (en) High frequency transistor matching circuit
JPH0775293B2 (en) High frequency transistor matching circuit
JP2002100906A (en) Microwave circuit
JPH0821803B2 (en) High frequency transistor matching circuit
JPH0775294B2 (en) High frequency transistor matching circuit
JP2880023B2 (en) High frequency transistor circuit
JPH04287507A (en) Field effect transistor amplifier
JPH0366210A (en) Matching circuit for high frequency transistor
JPH07321130A (en) Semiconductor device
JPH0821804B2 (en) High frequency transistor matching circuit
JPS59131208A (en) Microwave monolithic amplifier
JP2001345606A (en) Mmic amplifier
JPS6364081B2 (en)
JPH0457124B2 (en)
JPH0795648B2 (en) High frequency transistor matching circuit
JPH05136607A (en) Micro wave transistor for electric power amplification
JPS5849042B2 (en) Microwave transistor circuit device
JPH06196950A (en) Microwave circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110608

LAPS Cancellation because of no payment of annual fees