JPH01163683A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH01163683A JPH01163683A JP62324782A JP32478287A JPH01163683A JP H01163683 A JPH01163683 A JP H01163683A JP 62324782 A JP62324782 A JP 62324782A JP 32478287 A JP32478287 A JP 32478287A JP H01163683 A JPH01163683 A JP H01163683A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- board
- conversion board
- test
- pin array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 239000000523 sample Substances 0.000 abstract description 8
- 238000005259 measurement Methods 0.000 abstract description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、被測定ＩＣとテスターとの接続を固定され
たピン配列と、変換ボードを用い接続する半導体試験装
置に関するものである。
たピン配列と、変換ボードを用い接続する半導体試験装
置に関するものである。
通常、被測定ＩＣとテスターとの接続は第４図被測定Ｉ
Ｃとテスターとの接続図の様に、被測定ＩＣ向有のピン
配列全直接テスターへの接続ケーブルの定められた位置
に配線され、電気接続される様に構成はれている。
Ｃとテスターとの接続図の様に、被測定ＩＣ向有のピン
配列全直接テスターへの接続ケーブルの定められた位置
に配線され、電気接続される様に構成はれている。
具体例として、第５図ウェハーテスト時のプローブボー
ドに代表される様に被測定ＩＣ固有のピン配列をグロー
ブ（１）を経てリード線によりテスターへの接続ケーブ
ルへ配線される様に構成されている。
ドに代表される様に被測定ＩＣ固有のピン配列をグロー
ブ（１）を経てリード線によりテスターへの接続ケーブ
ルへ配線される様に構成されている。
次に動作について説明する。動作についての説明は、第
５図ウェハーテスト時のグローブボードを例に挙げ説明
する。
５図ウェハーテスト時のグローブボードを例に挙げ説明
する。
通常、ウェハに形成される集積回路素子（ＩＣ）は、工
Ｃ毎のチップに切離される前に半導体試験装置を用いて
テストＣ以下ウェハーテスト）が行なわれる。第５図は
この様なウェハーテストに使用される従来の半導体試験
装置である。この図に示す様に、被測定ＩＣとテスター
との接続は、下方に向けてウェハーテスト用の複数の検
査用プローブ（１）が突出配置される。これらの各グロ
ーブ（１）は固定枠（２）を介してプローグボード（３
）の上面側に設けられる複数のリード線（→に各々電気
接続され、このリード線（４）がテスターとの接続ケー
ブルを介してテスターと電気接続しうるように構成され
ている。
Ｃ毎のチップに切離される前に半導体試験装置を用いて
テストＣ以下ウェハーテスト）が行なわれる。第５図は
この様なウェハーテストに使用される従来の半導体試験
装置である。この図に示す様に、被測定ＩＣとテスター
との接続は、下方に向けてウェハーテスト用の複数の検
査用プローブ（１）が突出配置される。これらの各グロ
ーブ（１）は固定枠（２）を介してプローグボード（３
）の上面側に設けられる複数のリード線（→に各々電気
接続され、このリード線（４）がテスターとの接続ケー
ブルを介してテスターと電気接続しうるように構成され
ている。
従来の半導体試験装置は、クエー・−テストに代表され
る様に以上のように構成されているので、被測定工Ｃ個
別に用意せねはならず、試験装置作成工期も個々に必要
であり、また、経済面、汎用性などにも問題があった。
る様に以上のように構成されているので、被測定工Ｃ個
別に用意せねはならず、試験装置作成工期も個々に必要
であり、また、経済面、汎用性などにも問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体試験装置作整工期を短縮できるととも
に、経済面、汎用性にも優れた半導体試験装置を得るこ
とを目的とする。
たもので、半導体試験装置作整工期を短縮できるととも
に、経済面、汎用性にも優れた半導体試験装置を得るこ
とを目的とする。
上記目的を達成するため、この発明の半導体試験装置は
、被測定ＩＣとテスタとの接続を、ある固定された配列
に接続し、変換ボード上で固定された配列から工Ｃ固有
のビン配列にに換し、テスターとの接続を行なうもので
ある。
、被測定ＩＣとテスタとの接続を、ある固定された配列
に接続し、変換ボード上で固定された配列から工Ｃ固有
のビン配列にに換し、テスターとの接続を行なうもので
ある。
この発明における半導体試験装置は、ＩＣ固有のビン配
列を変換ボード上で変換し、テスターと配線する構成で
あり、又、工Ｃ固有の外付は定数（抵抗、コンデンサー
等）をも変換ボルド上で構成する為、ＩＣ毎に半導体試
験装置（以降テストＤＵ’ｌ’と呼ぶ〕を用意する必要
がなく、変換ボードを各ＩＣ毎に作成することにより測
定を行なうことができる。
列を変換ボード上で変換し、テスターと配線する構成で
あり、又、工Ｃ固有の外付は定数（抵抗、コンデンサー
等）をも変換ボルド上で構成する為、ＩＣ毎に半導体試
験装置（以降テストＤＵ’ｌ’と呼ぶ〕を用意する必要
がなく、変換ボードを各ＩＣ毎に作成することにより測
定を行なうことができる。
第１図、第３図はこの発明の実施例のウエノ・−テスト
用のプローブボードの平面図、側面図および平面図であ
る。
用のプローブボードの平面図、側面図および平面図であ
る。
この図に示す様に被測定ＩＣチップとテスターとの接続
は、下方に向けてウニ／・−テスト用の複数の検査用プ
ローブ（１）が突出配置される。これらの各グローブ（
１）は固定枠（２）（以降リングと呼ぷ〕を介してプロ
ーグボード（３）上面に電気接続てれている。リング上
に電気接続されている点は、工Ｃ固有のものであるが、
それとは無関係にリング上の全ての点を固定ビン配列（
５）にリード線（４）により接続式れる。この固定ビン
配列に接続された工Ｃ固有のビン配列を変換ボード（６
）上で選択し、固定のビン配列から工Ｃ固有のビン配列
に変換し、テスターとの接続ケーブル（７）に配線する
。この変換ボード上には、工Ｃ固有の外付は定数素子（
抵抗。
は、下方に向けてウニ／・−テスト用の複数の検査用プ
ローブ（１）が突出配置される。これらの各グローブ（
１）は固定枠（２）（以降リングと呼ぷ〕を介してプロ
ーグボード（３）上面に電気接続てれている。リング上
に電気接続されている点は、工Ｃ固有のものであるが、
それとは無関係にリング上の全ての点を固定ビン配列（
５）にリード線（４）により接続式れる。この固定ビン
配列に接続された工Ｃ固有のビン配列を変換ボード（６
）上で選択し、固定のビン配列から工Ｃ固有のビン配列
に変換し、テスターとの接続ケーブル（７）に配線する
。この変換ボード上には、工Ｃ固有の外付は定数素子（
抵抗。
コンデンサー等）や測定に必要な回路素子も必要に応じ
て載せるように構成されている。
て載せるように構成されている。
以上の様な構成になっている為、工Ｃ固有のビン配列及
びＩＣ固有の外付は定数素子、測定に必要な回路素子等
は、全て変換ボード上で変換処理される。
びＩＣ固有の外付は定数素子、測定に必要な回路素子等
は、全て変換ボード上で変換処理される。
被測定ＩＣを測定する際にＩＣに印加する′１圧。
電流は、テスターからテスター接続ケーブルを経て変換
ボードに印加され、変換ボード上で固定のビン配列から
、ＩＣ固有のビン配列を選択し、被測定ＩＣチップに印
加される。又、ＩＣからの出力信号は、プローブ（１）
を通り、リング（２）上の電気接続式れたある点を経て
、工Ｃのビン配列に無関係な固定ビン配列にリード線（
４）により接続式れムこの信号は変換ボード上でＩＣ固
有のビン配列に変換てれ、テスターの接続ケーブルに配
線しなおす。この際、ＩＣ固有の外付は定数素子や測定
に必要な回路素子も変換ボード上に構成しておく。
ボードに印加され、変換ボード上で固定のビン配列から
、ＩＣ固有のビン配列を選択し、被測定ＩＣチップに印
加される。又、ＩＣからの出力信号は、プローブ（１）
を通り、リング（２）上の電気接続式れたある点を経て
、工Ｃのビン配列に無関係な固定ビン配列にリード線（
４）により接続式れムこの信号は変換ボード上でＩＣ固
有のビン配列に変換てれ、テスターの接続ケーブルに配
線しなおす。この際、ＩＣ固有の外付は定数素子や測定
に必要な回路素子も変換ボード上に構成しておく。
以上、ウェハーテストプローブボートについて述ヘテキ
たが、最終検査工程、ファイナルテストにおいても、同
様に変換ボードを設けてテストＤＵＴを構成すると、同
様の効果を奏する。
たが、最終検査工程、ファイナルテストにおいても、同
様に変換ボードを設けてテストＤＵＴを構成すると、同
様の効果を奏する。
以上のように、この発明によれば、被測定ＩＣとテスタ
ーとの接続を変換ボード上で変換処理する様に構成して
いるので、テストＤＵＴを、被測定ＩＣ毎に作成するこ
となく、変換ボードをＩＣ毎に作成しておけば良い。こ
の為、テストＤＵＴ作整工期を短縮できるとともに、テ
ス） ＤＵ’［’を一台作成しておけば、他の品種工Ｃ
は変換ボード作整のみですむので、経済性、汎用性にも
優れたものが得られる効果がある。
ーとの接続を変換ボード上で変換処理する様に構成して
いるので、テストＤＵＴを、被測定ＩＣ毎に作成するこ
となく、変換ボードをＩＣ毎に作成しておけば良い。こ
の為、テストＤＵＴ作整工期を短縮できるとともに、テ
ス） ＤＵ’［’を一台作成しておけば、他の品種工Ｃ
は変換ボード作整のみですむので、経済性、汎用性にも
優れたものが得られる効果がある。
第１図はこの発明の一実施例である半導体試験装置、ウ
ェハーテスト用グローブボードの平面区第２図はその側
面図、第３図は変換ボードの詳細平面図、第４図は従来
の半導体試験装置の簡略図、第５図は従来のウェハーテ
ストグローブボードの平面図、第６図はその側面図であ
る。 （１）はプローグ、（２）は固定枠、（３）はグローブ
ボード、（４）はリード線、（５）は固定ピン配列、（
６）情変換ボード、（７）はテスター接続ケーブル、（
８）はウエノ１−１（９）は被測定工Ｃチップである。 なお、図中同一符号は同一または相当部分を示す０
ェハーテスト用グローブボードの平面区第２図はその側
面図、第３図は変換ボードの詳細平面図、第４図は従来
の半導体試験装置の簡略図、第５図は従来のウェハーテ
ストグローブボードの平面図、第６図はその側面図であ
る。 （１）はプローグ、（２）は固定枠、（３）はグローブ
ボード、（４）はリード線、（５）は固定ピン配列、（
６）情変換ボード、（７）はテスター接続ケーブル、（
８）はウエノ１−１（９）は被測定工Ｃチップである。 なお、図中同一符号は同一または相当部分を示す０
Claims (1)
- 測定対象である被測定ＩＣにおいて、それを測定する
装置（以降テスターと呼ぶ）との接続を、ある固定され
た配列をあらかじめ用意し、まずそれに接続し、被測定
ＩＣ固有のピン配列を、変換用の基板（以降変換ボード
と呼ぶ）上で固定された配列から変換し、テスターに接
続することを特徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324782A JPH01163683A (ja) | 1987-12-21 | 1987-12-21 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324782A JPH01163683A (ja) | 1987-12-21 | 1987-12-21 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01163683A true JPH01163683A (ja) | 1989-06-27 |
Family
ID=18169613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324782A Pending JPH01163683A (ja) | 1987-12-21 | 1987-12-21 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01163683A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496081U (ja) * | 1991-01-16 | 1992-08-20 | ||
| US10215182B2 (en) | 2011-08-23 | 2019-02-26 | Ctb, Inc. | Plastic fan shroud and cone assembly and method |
-
1987
- 1987-12-21 JP JP62324782A patent/JPH01163683A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496081U (ja) * | 1991-01-16 | 1992-08-20 | ||
| US10215182B2 (en) | 2011-08-23 | 2019-02-26 | Ctb, Inc. | Plastic fan shroud and cone assembly and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034403A (ko) | 반도체 웨이퍼 검사 방법 | |
| JPH0526985A (ja) | 半導体集積回路の測定方法 | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| JPH01163683A (ja) | 半導体試験装置 | |
| JPH09127188A (ja) | 集積回路を作る方法およびウェハ上のダイを検査するためのシステム | |
| JPH01129432A (ja) | 集積回路 | |
| JP2002022803A (ja) | 半導体装置および半導体装置の試験方法 | |
| JPS60179667A (ja) | ハイブリツドｉｃの検査方法 | |
| JPS6342140A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6137776B2 (ja) | ||
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
| JPS5855766Y2 (ja) | プロ−ブカ−ド | |
| JPH05160216A (ja) | 半導体回路装置 | |
| JPH03185744A (ja) | 半導体素子 | |
| JP2005010088A (ja) | 半導体装置の試験方法 | |
| KR0144830B1 (ko) | 반도체 회로 시험지그 온도 측정장치 | |
| JP2002176078A (ja) | プローブカード | |
| JPH0357239A (ja) | 半導体用試験回路パターン | |
| JPS6197941A (ja) | 半導体ウエハにおけるテスト回路部 | |
| JPH0555321A (ja) | 半導体装置およびその試験方法 | |
| JPS6370534A (ja) | 電子装置 | |
| JPS6265435A (ja) | ウエハ−試験装置 | |
| JPH05315411A (ja) | テストヘッド | |
| JPH07130802A (ja) | 半導体ウェハの製造方法および半導体検査装置 | |
| JPH0547874A (ja) | 半導体装置 |