JPH01160367A - インバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電源を整流して得られる直流電源を入力
されて発振するとともに、この発振により発生する電圧
を制御する手段を有するインバータに関し、特に、この
電圧制御動作による上記交流電源入力力率の低下を低減
または防止したインバータに関する。

［従来の技術］ 従来より、螢光ランプ等の放電灯を点灯する装置（電子
安定器）として、直流電源より高周波、例えば２０〜１
００ｋＨｚの出力を発生するインバータが用いられてい
る。このようなインバータにおいて、ランプ輝度の安定
化またはスイッチング素子の保護等の目的で出力電圧や
スイッチング素子への印加電圧を制御することが考えら
れている。このような制御は、通常、ハンチング等の異
常が起きない限り、応答が速ければ速い程良いと考えら
れていた。

一方、このようなインバータの直流電源としていわゆる
部分平滑または谷埋め平滑方式の電源装置が知られてい
る。この電源装置は、交流電源より整流器で脈流出力を
得、この脈流出力のうち所定の電圧、例えばピーク電圧
の１／２より低い部分のみを平滑するもので、第２図（
１）に示すような波形の直流電圧を出力する。この電源
装置は、コンデンサ入力型の整流回路に比べて、平滑用
コンデンサに流れる電流が少ないため、入力力率が高い
。

［発明が解決しようとする問題点］ ところが、このような部分平滑または谷埋め平滑方式の
電源装置を直流電源として動作するインバータにおいて
発振により発生する出力電圧やスイッチング素子への印
加電圧等の電圧（以下、発振電圧という）を制御する場
合、制御の動作または応答を速くすると、入力力率が悪
化するという不都合があった。例えば、スイッチング素
子に印加されるピーク電圧を制御する場合、動作が速け
れば入力電圧にサージが重畳した場合に速やかに応答し
てスイッチング素子へのストレスを減少または防止させ
ることができるが入力力率が悪化する。一方、動作が遅
ければ入力力率は良いがサージに応答できない。第２図
（ｃ）は、制御動作が速い場合の発振電圧の包絡波形を
示す。このように発振電圧の包絡波形が平滑になると、
交流入力電流波形はコンデンサ入力型整流回路の波形に
近いピーク値の高いものとなり、人力力率は悪化する。

本発明の目的は、上述の従来形における問題点に鑑み、
交流電源を整流した直流電源により動作するとともに、
発振電圧を制御するインバータにおいて、上記交流電源
に対する入力力率を高く保つことにある。

［問題点を解決するための手段］ 上記目的を達成するため本発明では、交流電源を整流し
た直流電源により動作するとともに、発振電圧を制御す
るインバータにおいて、この発振電圧を上昇させる制御
動作の応答時間を上記交流電源の半周期より長くすると
ともに、この発振電圧を低下させる制御動作の応答時間
を上昇させる動作より速くしたことを特徴とする。

本発明において、発振周波数は、特に、制限はないが、
可聴周波数より高い周波数である２０〜１００ｋＨｚが
好ましく用いられる。

［作用］ 本発明によれば、発振電圧を上昇させる場合、制御動作
の応答を交流電源の半周期より遅くしたため、発振電圧
は包絡波形が入力直流電圧とほぼ同じ波形に保たれたま
ま緩やかに上昇する。したがって、部分平滑または谷埋
め平滑方式の直流電源を用いた場合、交流入力電流波形
は実質的に変化せず、これらの平滑方式の長所である高
入力力率が保たれる。一方、発振電圧を低下させる動作
は従来通りであり、速い程良い。

［実施例］ 以下図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例に係るインバータを適用した
放電灯点灯装置の構成を示す。同図において、１は交流
電源で、この交流電源１に整流装置例えば全波整流回路
２を接続し、以降の回路にはこの整流回路２からの非平
滑直流（整流出力）を供給する。この整流出力端子ａ、
ｂ間に、部分平滑囲路３の電力蓄積用コンデンサ３１、
インダクタ３２およびアイソレート用ダイオード３３か
らなる直列回路を接続するとともに、インバータ５を接
続している。６はピーク電圧検出回路、７は周波数制御
回路である。

インバータ５は、主スイツチング素子であるトランジス
タ５１．正側整流出力端子ａとトランジスタ５１との間
に接続されたインダクタ５２とコンデンサ５３とからな
る並列（電圧）共振回路５４、負荷電流を検出してトラ
ンジスタ５１のベースに正帰還する可飽和形電流トラン
ス（ＣＴ）５５、およびコンデンサ５Ｂ、　５７等を具
備する。トランジスタ５１のエミッタは負側整流出力端
子すに接続し、ＣＴ５５の２次巻線は一端をトランジス
タ５１のベースに接続するととともに他端はコンデンサ
５Ｇを介して負側整流出力端子すに接続しである。また
、トランジスタ５１のベース・エミッタ間には逆並列に
ダイオード５８と抵抗５９との直列回路を接続しである
。

さらに、インダクタ５２の両端にはバラスト用インダク
タ８および上記ＣＴ５５の１次巻線を介して負荷である
放電灯、例えば螢光ランプ９を接続しである。また、ト
ランジスタ５１のコレクタと上記インダクタ３２および
ダイオード３３の接続点とをダイオード３４を介して接
続しである。

ピーク電圧検出回路６は、トランジスタ５１のコレクタ
電圧のピーク値Ｖｐを検出するためのもので、トランジ
スタ５１のコレクタ・エミッタに対し順方向接続された
ダイオード６Ｉとコンデンサ６２との直列回路を具備す
る。抵抗６３と６４は、このコンデンサ６２の端子電圧
を分圧してＶｐ／ｎの電圧をを作成し周波数制御回路７
へ送出するためのちのである。

周波数制御回路７は、基準電圧源としてのゼナーダイオ
ード７１．ゼナーダイオード７１のゼナー電圧である基
準電圧Ｖ　ｒｅｆとピーク電圧検出回路６の出力電圧Ｖ
ｌ）／ｎと比較してその誤差電圧に応じたコレクタ電圧
を発生するトランジスタ７２、トランジスタ７２のコレ
クタ電圧に応じてインピーダンスが変化する可変インピ
ーダンス素子としてのＦＥＴ７３を具備する。

次に、第１図の放電灯点灯装置の動作を説明する。

交流電源１を投入し、整流回路２の出力端ａ。

５間に脈流出力が発生すると、トランジスタ５Ｉは電圧
共振回路５４等を介してコレクタに正の電圧が印加され
るとともに、図示しない起動回路からベース電流が供給
されて導通する。これにより、正側整流出力端子ａとト
ランジスタ５１のコレクタとの間に接続されているイン
ダクタ８、ランプ９の両フィラメント、起動用コンデン
サ９１およびＣＴ５５の１次巻線からなる直列回路、な
らびに並列共振回路５４が駆動される。この際、上記直
列回路からなる負荷回路に流れる電流がＣＴ５５により
検出され、トランジスタ５１のベースに正帰還される。

そして、ＣＴ５５が飽和するかコンデンサ５６．５７が
充電されてトランジスタ５１のベース電流が減少し、オ
ン状態を維持できなくなるとトランジスタ５１は上記正
帰還により急激にオフする。オフ期間中は上記負荷回路
と並列共振回路５４における共振により負荷電流が一旦
反転し次に再度正転する。これにより、トランジスタ５
１はＣＴ５５の２次巻線からベース電流を供給され、上
記正帰還によりオンする。このように上記正帰還および
トランジスタ５１のコレクタ回路における共振により、
発振が開始する。

部分平滑回路３においては、インバータ５のトランジス
タ５１が発振によりオンする度に、正側整流出力端子ａ
からコンデンサ３１．インダクタ３２、ダイオード３４
およびトランジスタ５Ｉのコレクタ・エミッタを経て負
側整流出力端子すに至る経路で電流が流れ、コンデンサ
３１が充電される。この充電された電荷は、整流回路２
の脈流出力が所定の電圧、すなわちコンデンサ３１の充
電電圧より低い区間、ダイオード３３およびインダクタ
３２を介してコンデンサ３１からインバータ５に供給さ
れる。これにより、インバータ５には第２図（ａ）に示
すような脈流出力の各部分が埋められた波形の直流電圧
が入力される。また、第２図（ｂ）はトランジスタ５１
のコレクタ・エミッタ間電圧波形を示す。

電源投入直後は、ランプ９はオフしているため、インダ
クタ８とコンデンサ９１からなる共振回路のＱが高い。

このため、ランプ９はこの共振回路を介して充分なフィ
ラメント電流を供給されるとともに、両フィラメント間
に充分な電圧を印加される。これにより、ランプ９は予
熱され、点灯する。

点灯後は、ランプ９は両フィラメント間が低インピーダ
ンスとなり、インダクタ８とコンデンサ９１との直列共
振回路はＱダンプされる。以後、ランプの点灯中、イン
バータ５は実質的にインダクタ８．５２およびコンデン
サ５３により定まる共振と上記ＣＴ５５およびコンデン
サ５６．５７等からなるべ−ス駆動回路の作用により定
まる周波数ｆ１で発振を継続する。ここで、発振周波数
ｆ１は、ランプ起動時およびランプ点灯時にかかわらず
常に上記電圧共振回路５４の共振周波数ｆ０より高目と
なるように設定されているものとする。

ランプ９の点灯時、ピーク電圧検出回路６においては、
ダイオード６１を介してコンデンサ６２がほぼトランジ
スタ５１のコレクタ電圧のピーク値Ｖｐに充電され、こ
のコンデンサ６２の端子電圧を抵抗８３と８４とでＶｐ
／ｎに分圧した後、周波数制御回路７に送出する。

周波数制御回路７においては、ピーク電圧検出回路６の
出力電圧Ｖｌ）／ｎがトランジスタ７２のベースに印加
される。トランジスタ７２のエミッタはゼナーダイオー
ド７１のゼナー電圧である基準電圧Ｖ　ｒｅｆにバイア
スされており、電圧Ｖｐが基準電圧Ｖ　ｒｅｆからトラ
ンジスタ７２０ベース拳エミツタ電圧ＶＢＩＩを差し引
いた電圧のｎ倍である（　Ｖ　ｒｅｆ−ＶａＩＩ）Ｘｎ
より大きければトランジスタ７２はオフし、ＦＥＴ７３
がオフする。これにより、インバータ５はコンデンサ５
７が遮断され、トランジスタ５１のベースにはコンデン
サ５Ｂのみが接続されることとなる。また、電圧Ｖｐが
（Ｖ　ｒｅｒ　−Ｖ　ＢＢ）　ｘｎより小さい場合はト
ランジスタ７２が能動ないし導通状態となる。この場合
、ＦＥＴ７３は可変インピーダンス素子として動作し、
トランジスタ７２のコレクタ電圧に応じたインピーダン
スとなる。

このインバータ５において、トランジスタ５１のオフ期
間は上記トランジスタ５１のコレクタに接続された負荷
回路および電圧共振回路５４等からなる回路の共振周波
数により定まるため、一定である。

しかし、オン期間は、ＣＴ５５およびコンデンサ５６゜
５７に流れるトランジスタ５１のベース電流により定ま
る。そして、このトランジスタ５１のベース電流は、Ｃ
Ｔ５５の２次巻線に対しトランジスタ５Ｉのベースと直
列に接続されるコンデンサ５６．５７およびＦＥＴ７Ｂ
の等価インピーダンスならびにＣＴ５５の飽和レベルに
より定まる。したがって、ＦＥＴ７３のインピーダンを
可変することにより、インバータ５の発振周波数をｆｌ
を可変することができる。

今、ピーク電圧Ｖｐが（Ｖｒｅｆ　−Ｖｓｇ）　Ｘ　ｎ
　ニ近い所定の設定電圧ｖ　ｓｅｔより低下すると、ト
ランジスタ９Ｂに流れる電流が増加し、ＦＥＴ７８のイ
ンピーダンスが低下する。これにより、ＣＴ５５の１次
巻線およびコンデンサ５８．５７を介してトランジスタ
５１のベースを駆動するに充分な電流が流れる時間が長
（なりトランジスタ５１のオン期間が延び、発振周波数
が低下して共振周波数ｆ０に接近し、ピーク電圧Ｖｐが
上昇する。この場合、コンデンサ６２は抵抗８３および
６４を介して放電するが、ここでは、これらのコンデン
サ６２および抵抗６３゜８４により定まる放電時定数を
交流電源１の半周期、例えば１０ｍＳより長く設定しで
ある。このため、トランジスタ５１のコレクタ・エミッ
タ間電圧のビ・　−り電圧Ｖｐは、第２図（ｂ）に示す
ように包絡波形がほぼ一定に保たれて比較的緩かに上昇
し、交流電源１の入力力率はほとんど変化しない。

一方、ピーク電圧Ｖｐが設定電圧Ｖ　ｓｅｔより上昇す
ると、回路各部が上記とは逆に動作してピーク電圧Ｖｐ
は低下する。この場合、コンデンサ６２はダイオード８
１を介して充電されるが、ダイオード８１の内部抵抗は
抵抗８Ｌ　６４より極めて小さい。

したがって、これらのダイオード６１の内部抵抗および
コンデンサ６２により定まる放電時定数は小さく、トラ
ンジスタ５１のコレクタ争エミッタ間電圧のピーク電圧
Ｖｐは、極めて短時間に低下する。

このように、このインバータにおいては、入力力率を損
なうことなく、トランジスタ５■のコレクタ・エミッタ
間電圧のピーク値を安定化することができる。また、入
力電圧にサージが重畳し、それがトランジスタ５１のコ
レクタ番エミッタ間に印加されようとすると、このサー
ジをダイオード６１とコンデンサ６２との直列回路側に
バイパスするため、急峻なサージはこの直列回路により
吸収する。

このように、急峻なサージはダイオード６■とコンデン
サ６２との直列回路により、また幅の広いサージであっ
て上記直列回路により吸収しきれなかった分については
上記安定化動作により吸収することができ、トランジス
タ５１を劣化または破壊がら保護することができる。

［発明の適用例コ なお、本発明は上述の実施例に限定されることなく、適
宜変形して実施することができる。例えば上述において
は、発振電圧を上昇させる側の時定数をピーク電圧検出
用のコンデンサ６１と抵抗６３゜６４により設定してい
るが、ＦＥＴ７３のゲート等、他の部分に時定数回路を
設けるようにしてもよい。

また、上述のコンデンサ６２の代わりにセラミックバリ
スタを用いることにより、サージ入力時は本来のバリス
タとして作用させるとともに、定常動作時はセラミック
バリスタをピーク電圧検出用のコンデンサとして用いる
ことができる。また、本発明は第１図に示す自励式イン
バータに限らず、他の公知の自励式および他励式のイン
バータに適用することもできる。

［効果コ したがって、本発明によれば、部分平滑や谷埋め平滑の
ような脈動波形が直流電源として入力された場合、入力
電圧が低く発振電圧を上昇させるときは全体の包絡波形
が直流電源波形とほぼ相似になり、高入力力率が保たれ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る他励式インバータを
適用した放電灯点灯装置の回路図、第２図は、インバー
タの各部の電圧波形図であり、（ａ）は入力電圧波形、
（ｂ）は第１図におけるトランジスタ５１のコレクタ・
エミッタ間電圧波形図、（Ｃ）は従来装置における（ｂ
）と同様の図である。 １：交流電源、２：整流回路、３：部分平滑回路、５：
インバータ、６：ピーク電圧検出回路、７：周波数制御
回路１．５１：トランジスタ、６１：ダイオード、６２
：コンデンサ、６３．６４：抵抗。

Claims (1)

1. 【特許請求の範囲】 １、交流電源を整流した直流電源により発振動作すると
   ともに、この発振動作により発生する発振電圧を制御す
   る手段を有するインバータにおいて、 上記発振電圧を上昇させる制御動作の応答時間を上記交
   流電源の半周期より長くするとともに、この発振電圧を
   低下させる制御動作の応答時間を上記上昇させる動作よ
   り速くしたことを特徴とするインバータ。 ２、前記直流電源は、部分平滑または谷埋め平滑形の平
   滑回路を備えるものである特許請求の範囲第１項記載の
   インバータ。