JPH01160228A - 受信フレーム同期回路 - Google Patents
受信フレーム同期回路Info
- Publication number
- JPH01160228A JPH01160228A JP31751187A JP31751187A JPH01160228A JP H01160228 A JPH01160228 A JP H01160228A JP 31751187 A JP31751187 A JP 31751187A JP 31751187 A JP31751187 A JP 31751187A JP H01160228 A JPH01160228 A JP H01160228A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- circuit
- reference burst
- synchronization
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 35
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＴＤＭＡ方式のようにフレーム構成を形成し
てバーストデータを送受する装置における受信フレーム
同期回路に間し、特に、受信フレームを定義する基準バ
ーストが消失した場合でも受信フレームの同期を維持す
ることができる受信フレーム同期回路に関する。
てバーストデータを送受する装置における受信フレーム
同期回路に間し、特に、受信フレームを定義する基準バ
ーストが消失した場合でも受信フレームの同期を維持す
ることができる受信フレーム同期回路に関する。
［従来の技術］
第３図は従来の受信フレーム同期回路のブロック図であ
る。
る。
同図において、３０は受信フレーム作成回路、３１は基
準バースト用同期用符号検出タイミング信号入力端子、
３２は受信時間軸情報出力端子である。
準バースト用同期用符号検出タイミング信号入力端子、
３２は受信時間軸情報出力端子である。
かかる構成からなる従来の受信フレーム同期回路は、Ｔ
ＤＭＡ装置の受信側において基準バースト内の同期用符
号を検出し、その出力である基準バースト用同期用符号
検出タイミング信号１３０を受信フレーム作成回路３０
に供給している。そして、この受信フレーム作成回路３
０がその検出パルスをもとに受信フレーム（受信時間軸
情報１３１）を作成することにより、自局の受信フレー
ムを基準局のフレーム時間軸に同期させていた。
ＤＭＡ装置の受信側において基準バースト内の同期用符
号を検出し、その出力である基準バースト用同期用符号
検出タイミング信号１３０を受信フレーム作成回路３０
に供給している。そして、この受信フレーム作成回路３
０がその検出パルスをもとに受信フレーム（受信時間軸
情報１３１）を作成することにより、自局の受信フレー
ムを基準局のフレーム時間軸に同期させていた。
［解決すべき問題点］
上述した従来の受信フレーム同期回路は、受信フレーム
を作成するにあたり、基準バースト内の同期用符号検出
パルスをもとに定義していたため、基準バーストが消失
した場合には自局の受信フレームが確定しなくなり、正
常なデータの送受ができなくなるという問題点があった
。
を作成するにあたり、基準バースト内の同期用符号検出
パルスをもとに定義していたため、基準バーストが消失
した場合には自局の受信フレームが確定しなくなり、正
常なデータの送受ができなくなるという問題点があった
。
本発明は、上記問題点にかんがみてなされたもので、基
準バーストが消失した場合でも受信フレームの同期を維
持することができ、正常なデータの送受を可能ならしめ
る受信フレーム同期回路の提供を目的とする。
準バーストが消失した場合でも受信フレームの同期を維
持することができ、正常なデータの送受を可能ならしめ
る受信フレーム同期回路の提供を目的とする。
［問題点の解決手段］
上記目的を達成するため、本発明の受信フレーム同期回
路は、ｌフレーム中に受信された複数のバースト同門用
符号検出信号を入力し、受信されたバーストのうち一つ
を疑似基準バーストと定義してその疑似基準バーストに
対応した時間軸情報を出力する疑似基準バースト指定回
路と、この疑似基準バースト指定回路が出力する疑似基
準バーストに対応した時間軸情報とバースト同期用符号
をもとに疑似基準バースト同期用符号検出パルスを発生
する疑似基準バースト同期用符号検出パルス発生回路と
、基準バースト同期用符号検出パルスと上記疑似基準バ
ースト同期用符号検出パルスとを入力してどちらか一方
を選択する選択回路と、上記基準バースト同期用符号検
出パルスにもとづいて基準バーストの有無を検出し、上
記選択回路に対して選択指示信号を出力する基準バース
ト状態検出回路と、上記選択回路の出力に同期して受信
フレーム時間軸情報を発生する受信フレーム作成回路と
を備えた構成としである。
路は、ｌフレーム中に受信された複数のバースト同門用
符号検出信号を入力し、受信されたバーストのうち一つ
を疑似基準バーストと定義してその疑似基準バーストに
対応した時間軸情報を出力する疑似基準バースト指定回
路と、この疑似基準バースト指定回路が出力する疑似基
準バーストに対応した時間軸情報とバースト同期用符号
をもとに疑似基準バースト同期用符号検出パルスを発生
する疑似基準バースト同期用符号検出パルス発生回路と
、基準バースト同期用符号検出パルスと上記疑似基準バ
ースト同期用符号検出パルスとを入力してどちらか一方
を選択する選択回路と、上記基準バースト同期用符号検
出パルスにもとづいて基準バーストの有無を検出し、上
記選択回路に対して選択指示信号を出力する基準バース
ト状態検出回路と、上記選択回路の出力に同期して受信
フレーム時間軸情報を発生する受信フレーム作成回路と
を備えた構成としである。
かかる構成とすることにより、現在受信中の他局送出バ
ーストを仮の受信フレーム時間基準を得るためのバース
トとして定義し、基準バースト消失時においても受信フ
レーム同期維持を可能としている。
ーストを仮の受信フレーム時間基準を得るためのバース
トとして定義し、基準バースト消失時においても受信フ
レーム同期維持を可能としている。
［実施例］
以下、図面にもとづいて本発明の詳細な説明する。
第１図は本発明の一実施例に係る受信フレーム同期回路
の基本的なブロック図、第２図は第１図の受信フレーム
同期回路のより詳細なブロック図である。
の基本的なブロック図、第２図は第１図の受信フレーム
同期回路のより詳細なブロック図である。
第１図において、ｌは疑似基準バースト指定回路、２は
疑似基準バーストタイミング発生回路、３は選択回路、
４は基準バースト状態検出回路、５は受信フレーム作成
回路である。また、６は基準バースト用同期用符号検出
タイミング信号入力端子、７は全バースト用同期用符号
検出タイミング信号入力端子、８は受信時間軸情報出力
端子である。
疑似基準バーストタイミング発生回路、３は選択回路、
４は基準バースト状態検出回路、５は受信フレーム作成
回路である。また、６は基準バースト用同期用符号検出
タイミング信号入力端子、７は全バースト用同期用符号
検出タイミング信号入力端子、８は受信時間軸情報出力
端子である。
次に、第２図において、１０はフレームカウンタ、１１
はデコーダ、１２はカウンタ、１３は比較器、１４は基
準バースト状態検出回路、１５は選択回路、１６は受信
フレーム作成回路、１７はリセット信号作成ゲートであ
る。また、１８は基準バースト用同期用符号検出タイミ
ング信号入力端子、１９は全バースト用同期用符号検出
タイミング信号入力端子、２０は基準バーストと指定バ
ースト間の位置誤差情報入力端子、２１は指定バ−スト
番号情報入力端子、２２は受信時間軸情報出力端子であ
る。
はデコーダ、１２はカウンタ、１３は比較器、１４は基
準バースト状態検出回路、１５は選択回路、１６は受信
フレーム作成回路、１７はリセット信号作成ゲートであ
る。また、１８は基準バースト用同期用符号検出タイミ
ング信号入力端子、１９は全バースト用同期用符号検出
タイミング信号入力端子、２０は基準バーストと指定バ
ースト間の位置誤差情報入力端子、２１は指定バ−スト
番号情報入力端子、２２は受信時間軸情報出力端子であ
る。
上記構成において、受信フレーム作成回路１６は、カウ
ンタ１２に対してバースト位置を指示するバーストタイ
ミング信号１１６を入力している。
ンタ１２に対してバースト位置を指示するバーストタイ
ミング信号１１６を入力している。
そして、カウンタ１２は、このバーストタイミング信号
１１６をもとにＩＴＤＭＡフレーム中のバースト数を数
え、同時にバースト番号カウンタ出力信号１１７を出力
する。また、比較器１３には、指定バースト番号情報入
力端子２１から、全バーストのうちいずれか一つを疑似
基準バーストとして指定するための指定バースト番号情
報１１８が入力されている。そして、この指定バースト
番号情報１１Ｂとバースト番号カウンタ出力信号１１７
とを比較し、一致した時点でバースト指示タイミング信
号１１９ （１０２）を出力する。
１１６をもとにＩＴＤＭＡフレーム中のバースト数を数
え、同時にバースト番号カウンタ出力信号１１７を出力
する。また、比較器１３には、指定バースト番号情報入
力端子２１から、全バーストのうちいずれか一つを疑似
基準バーストとして指定するための指定バースト番号情
報１１８が入力されている。そして、この指定バースト
番号情報１１Ｂとバースト番号カウンタ出力信号１１７
とを比較し、一致した時点でバースト指示タイミング信
号１１９ （１０２）を出力する。
次に、リセット信号作成ゲー）１７では、全バースト用
同期用符号検出タイミング信号１１１（１０１）の中か
らバースト指示タイミング信号１１９によって指示され
たタイミングの同期用符号検出タイミングを抽出する。
同期用符号検出タイミング信号１１１（１０１）の中か
らバースト指示タイミング信号１１９によって指示され
たタイミングの同期用符号検出タイミングを抽出する。
そして、フレームカウンタリセット信号１１２として出
力し、フレームカウンタｌＯを制御する。
力し、フレームカウンタｌＯを制御する。
このフレームカウンタｌＯは、カウント値がリアルタイ
ムで変化するフレームカウンタ出力信号１１３を出力す
るものであり、これをデコーダ１１のアドレス信号とし
て使用する。一方、デコーダ１１のデコード値としては
、基準バースト用同期用符号検出タイミング信号の位相
に合う値を基準バーストと指定バースト間の位置誤差情
報１１４として端子２０より入力している。そして、基
準バースト用同期用符号検出タイミング信号と同位相の
タイミングを基準バースト用同期用符号検出疑似タイミ
ング信号１１５（１０３）として出力する。
ムで変化するフレームカウンタ出力信号１１３を出力す
るものであり、これをデコーダ１１のアドレス信号とし
て使用する。一方、デコーダ１１のデコード値としては
、基準バースト用同期用符号検出タイミング信号の位相
に合う値を基準バーストと指定バースト間の位置誤差情
報１１４として端子２０より入力している。そして、基
準バースト用同期用符号検出タイミング信号と同位相の
タイミングを基準バースト用同期用符号検出疑似タイミ
ング信号１１５（１０３）として出力する。
ところで、基準バースト状態検出回路１４は、受信フレ
ーム作成回路１６から受信時間軸情報１２３（１０６）
を入力することにより、基準バーストの受信予測位置を
定義し、その位置における基準バースト用同期用符号検
出タイミング信号１２０（１０４）を監視している。そ
して、基準バーストの有無の判定を行ない、選択回路１
５に対して選択回路切替信号１２１ （１０５）を出力
する。
ーム作成回路１６から受信時間軸情報１２３（１０６）
を入力することにより、基準バーストの受信予測位置を
定義し、その位置における基準バースト用同期用符号検
出タイミング信号１２０（１０４）を監視している。そ
して、基準バーストの有無の判定を行ない、選択回路１
５に対して選択回路切替信号１２１ （１０５）を出力
する。
すなわち、選択回路１５では、選択回路切替信号１２１
が基準バースト有りの判定をした場合には信号１２０を
選択じ、反対に、無しの判定をした場合には信号１１５
を選択する。そして、選択した信号を受信フレーム作成
回路リセット信号１２２として出力する。この結果、受
信フレーム作成回路１６では、受信フレーム作成回路リ
セット信号１２２をリセット信号として受信時間軸情報
１２３を出力する。
が基準バースト有りの判定をした場合には信号１２０を
選択じ、反対に、無しの判定をした場合には信号１１５
を選択する。そして、選択した信号を受信フレーム作成
回路リセット信号１２２として出力する。この結果、受
信フレーム作成回路１６では、受信フレーム作成回路リ
セット信号１２２をリセット信号として受信時間軸情報
１２３を出力する。
従って、基準バーストが消失したとしても受信フレーム
の同期を維持することが可能となる。
の同期を維持することが可能となる。
［発明の効果］
以上説明したように本発明は、ｌフレームに受信される
全てのバースト中から基準バースト消失時における仮の
受信フレーム時間基準を得るためのバーストを定義する
とともに、基準バーストの受信状態を監視し、基準バー
ストが消失してしまったような場合に、この定義したバ
ーストの受信タイミング情報をもとに自局の受信フレー
ムの同期維持を図ることができ、従って、正常なデータ
の送受をすることが可能となる受信フレーム同期回路を
提供できるという効果がある。
全てのバースト中から基準バースト消失時における仮の
受信フレーム時間基準を得るためのバーストを定義する
とともに、基準バーストの受信状態を監視し、基準バー
ストが消失してしまったような場合に、この定義したバ
ーストの受信タイミング情報をもとに自局の受信フレー
ムの同期維持を図ることができ、従って、正常なデータ
の送受をすることが可能となる受信フレーム同期回路を
提供できるという効果がある。
また、本発明の受信フレーム同期回路を使用したＴＤＭ
Ａのネットワークでは、基準局の現用予備の切替におけ
るリアルタイム性が要求されず、さらに、基準バースト
の一時的な消失が可能なシステムとなる。従って、ネッ
トワーク管理の簡略化、および基準局装置の回路規模縮
小が可能となるという付随的効果を同時に得ることがで
きる。
Ａのネットワークでは、基準局の現用予備の切替におけ
るリアルタイム性が要求されず、さらに、基準バースト
の一時的な消失が可能なシステムとなる。従って、ネッ
トワーク管理の簡略化、および基準局装置の回路規模縮
小が可能となるという付随的効果を同時に得ることがで
きる。
第１図は本発明の一実施例に係る受信フレーム同期回路
の基本的なブロック図、第２図は第１図の受信フレーム
同期回路のより詳細な受信フレーム同期回路のブロック
図、第３図は従来の受信フレーム同期回路のブロック図
である。 ｌ：疑似基準バースト指定回路 ２：疑似基準バーストタイミング発生回路３：選択回路 ４：基準バースト状態検出回路 ５：受信フレーム作成回路 ６：基準バースト用同期用符号検出タイミング信号入力
端子 ７：全バースト用同期用符号検出タイミング信号入力端
子
の基本的なブロック図、第２図は第１図の受信フレーム
同期回路のより詳細な受信フレーム同期回路のブロック
図、第３図は従来の受信フレーム同期回路のブロック図
である。 ｌ：疑似基準バースト指定回路 ２：疑似基準バーストタイミング発生回路３：選択回路 ４：基準バースト状態検出回路 ５：受信フレーム作成回路 ６：基準バースト用同期用符号検出タイミング信号入力
端子 ７：全バースト用同期用符号検出タイミング信号入力端
子
Claims (1)
- １フレーム中に受信された複数のバースト同期用符号検
出信号を入力し、受信されたバーストのうち一つを疑似
基準バーストと定義してその疑似基準バーストに対応し
た時間軸情報を出力する疑似基準バースト指定回路と、
この疑似基準バースト指定回路が出力する疑似基準バー
ストに対応した時間軸情報とバースト同期用符号をもと
に疑似基準バースト同期用符号検出パルスを発生する疑
似基準バースト同期用符号検出パルス発生回路と、基準
バースト同期用符号検出パルスと上記疑似基準バースト
同期用符号検出パルスとを入力してどちらか一方を選択
する選択回路と、上記基準バースト同期用符号検出パル
スにもとづいて基準バーストの有無を検出し、上記選択
回路に対して選択指示信号を出力する基準バースト状態
検出回路と、上記選択回路の出力に同期して受信フレー
ム時間軸情報を発生する受信フレーム作成回路とを具備
することを特徴とする受信フレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31751187A JPH01160228A (ja) | 1987-12-17 | 1987-12-17 | 受信フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31751187A JPH01160228A (ja) | 1987-12-17 | 1987-12-17 | 受信フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01160228A true JPH01160228A (ja) | 1989-06-23 |
Family
ID=18089051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31751187A Pending JPH01160228A (ja) | 1987-12-17 | 1987-12-17 | 受信フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01160228A (ja) |
-
1987
- 1987-12-17 JP JP31751187A patent/JPH01160228A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58202642A (ja) | スペ−スダイバ−シテイ受信装置 | |
| US5430843A (en) | Data transmission system and method for transmitting data having real-time and non-real-time characteristics | |
| JPS61170150A (ja) | 時分割多元接続方式における基準局の従局制御装置 | |
| US4688217A (en) | Method of implementing burst acquisition control in TDMA system | |
| JPS63240241A (ja) | 中間中継装置 | |
| JPH01160228A (ja) | 受信フレーム同期回路 | |
| JPS6340079B2 (ja) | ||
| JPH05134062A (ja) | プロセス監視装置の時刻同期方式 | |
| JPH04192834A (ja) | サイクリックデータ伝送システム | |
| JPH02312336A (ja) | 通信システム | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JPH04243336A (ja) | フレーム同期検出方式 | |
| JPH02285822A (ja) | 時分割多元接続方式衛星通信システム | |
| JPH09181721A (ja) | ポーリング方式 | |
| JPH0337338B2 (ja) | ||
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPS5975734A (ja) | 伝送路アクセス装置 | |
| JPS60163547A (ja) | 時分割多方向多重無線中継方式 | |
| JPH0521375B2 (ja) | ||
| JPS6199443A (ja) | デ−タハイウエイシステムにおける警報表示方式 | |
| JPH01212199A (ja) | 監視制御方式 | |
| JPS6059837A (ja) | 送達確認方式 | |
| JPS6031336A (ja) | フレ−ム遅延補正回路 | |
| JPH10215268A (ja) | データ伝送システム | |
| JPH0577224B2 (ja) |