JPH01157592A - セラミック基板のビア充填材 - Google Patents

セラミック基板のビア充填材

Info

Publication number
JPH01157592A
JPH01157592A JP31693387A JP31693387A JPH01157592A JP H01157592 A JPH01157592 A JP H01157592A JP 31693387 A JP31693387 A JP 31693387A JP 31693387 A JP31693387 A JP 31693387A JP H01157592 A JPH01157592 A JP H01157592A
Authority
JP
Japan
Prior art keywords
coupling agent
copper powder
ceramic substrate
powder
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31693387A
Other languages
English (en)
Other versions
JPH0719971B2 (ja
Inventor
Kenichiro Abe
健一郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62316933A priority Critical patent/JPH0719971B2/ja
Publication of JPH01157592A publication Critical patent/JPH01157592A/ja
Publication of JPH0719971B2 publication Critical patent/JPH0719971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 各種電子機器の構成に広く使用される多層セラミック基
板のビア充填材に関し、 焼結により形成される導体とビア用孔との結合強度を高
めることを目的とし、 焼結により信号伝達の導体となる銅粉の表面に、密着強
度を高い微細な粉末のカップリング剤を付着させ、前記
焼結後において該銅粉の隙間を該カップリング剤で埋ま
るように構成する。
〔産業上の利用分野〕
本発明は、各種電子機器の構成に広く使用される多層セ
ラミック基板のビア充填材に関する。
最近特に、高密度−集積素子のリードは微小ピンチで高
密度に配設されており、それに伴って高密度集積素子を
実装するセラミックよりなる回路基板にVIA (以下
ビアと記載する)が増加して、その回路基板に対して結
合信頼度の高いビアが必要となっている。
そのため、セラミック基板を焼結する時に形成されるビ
アとビア用孔の側壁が、高い強度で結合する新しいセラ
ミック基板のビア充填材が要求されている。
〔従来の技術〕
従来広(使用されているセラミック基板のビア充填材は
、例えば1μN11〜5μ龍の球状に形成した銅粉3で
ある。
そしてセラミック基板のビア形成方法は、第3図に示す
ようにグリ−シート1の上面、即ち矢印゛A方向側に上
記ビア充填材の銅粉3を山積みし、スキージ2をグリ−
シートlの上面に当接させて状態で矢印B方向に移動さ
せることにより、グリ−シート1のそれぞれのビア用孔
1−1に銅粉3を充填する。そのグリ−シートを焼結し
てセラミック基板を形成する時の温度により、第4図に
示すようにビア用孔1−1に充填した隣接する銅粉13
−1の接触部を溶融して導体を形成するとともに、ビア
用孔1−1の側壁に当接した銅粉13−1の接触部が溶
融して側壁と前記導体が結合されてビアが形成されてい
る。
〔発明が解決しようとする問題点〕
以上説明した従来のビア充填材で問題となるのは、グリ
−シートのビア用孔に銅粉を充填してセラミック基板に
焼結すると、第3図に示すように同一金属である銅粉の
接触部が溶融して形成される導体の結合強度は高いが、
ビア用孔と銅粉の結合は異種材質により強度が低い上に
結合面積が少ないために、前記導体がビア用孔から脱落
するという問題が生じている。
本発明は上記のような問題点に鑑み、焼結により形成さ
れる導体とビア用孔との結合強度を高めることができる
セラミック基板のビア充填材の提供を目的とする。2 〔問題点を解決するための手段〕 第1図は本発明の原理図である。図中、1−1は焼結す
ることによりセラミック基板となるグリ−シートのビア
用孔であり、導電性材料が充填されるもの、13−1は
銅粉であり、実装したLSiに信号を伝達する導体とな
るもの、13−2はカップリング剤であり、焼結により
密着強度を高める機能を備えているものである。
本発明は、第2図に示すように微細な粒子のカップリン
グ剤13−2を銅粉13−1の球状表面に付着して、グ
リ−シートの焼結してセラミック基板を形成する時にそ
の焼結温度でカップリング剤13−2を溶融し、球状の
銅粉13−1により形成された隙間をカンプリング剤1
3−2で埋めるように構成される。
〔作 用〕
本発明では、グリ−シートを焼結してセラミック基板を
形成する時に、その温度によりビア用孔1−1に充填し
た充填材の隣接する銅粉13−1接触部が溶融して結合
されとともに表面に付着したカップリング剤13−2が
溶融し、第1図に示すようにそのカップリング剤13−
2が隣接する銅粉13−1問および、ビア用孔1−1の
側壁との隙間に流入してカンプリング剤13−2を介し
た結合面積が増加し、その結合面積の増加により銅粉1
3−1間の強度および、セラミック基板のビア用孔1−
1側壁と銅粉13−1との密着強度を高めることが可能
となる。
〔実施例〕
以下図面に示した実施例に基づいて本発明の詳細な説明
する。
=5− 第2図は本実施例によるセラミック基板のビア充填材の
拡大断面図を示し、図中において、13−1は本発明充
填剤の主材となる銅粉、 13−2は基板との密着強度
を高めるカンプリング剤である。 銅粉13−1は、鋼
材を1μin〜5μ鰭の球状に形成した従来と同一の粉
末である。
カップリング剤13−2は、イソプロピル樹脂系の有機
チタンを例えば、0.1μN〜0.5μ龍の粒状粉末に
形成したものである。
上記材料を使用したセラミック基板のビア充填材は、銅
粉13−1の球状表面に微細な粒子のカップリング剤1
3−2を銅粉13−1に対して1%以下の量を付着させ
ている。
そして、その充填材を第3図に示すようにグリ−シート
1のビア用孔1−1に充填して、グリ−シートを焼結し
てセラミック基板を形成する時の温度により、隣接する
銅粉13−1の接触部が溶融して導体を形成するととも
カップリング剤13−2を溶融し、第1図の原理図に示
すようにビア用孔1−1に充填した銅粉13−1問およ
び、ビア用孔1−1側壁との隙間を埋めるように構成し
ている。
その結果、銅粉13−1問および、銅粉13−1とビア
用孔1−1側壁間にカップリング剤13−2を介した結
合面積が増加し、その結合面積の増加により銅粉13−
1間の強度および、ビア用孔1−1の側壁と銅粉13−
1との密着強度を高めることができる。
〔発明の効果〕
以上説明したように本発明によれば極めて簡単な構成で
、形成されたセラミック基板のビア用孔側壁と銅粉との
密着強度を高める等の利点があり、著しい信頼性向上の
効果が機体できるセラミック基板のビア充填材を提供す
ることができる。
【図面の簡単な説明】
第1図は本発明の原理図、 第2図は本実施例によるセラミック基板のビア充填材を
示す拡大断面図、 第3図はビア用孔にビア充填材を充填する方法の断面図
、 第4図は従来のビアを示す拡大断面図である。 図において、 1−1はビア用孔、 13−1は銅粉、 13−2はカップリング剤、 を示す。 −7= 不発嚇剰vN 第1図 第2図 ビアFf(ILr:ビ′?走hine*を臭0方シ勘9
狛m第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 焼結により信号伝達の導体となる銅粉(13−1)の表
    面に、密着強度を高い微細な粉末のカップリング剤(1
    3−2)を付着させ、前記焼結後において該銅粉(13
    −1)の隙間を該カップリング剤(13−2)で埋まる
    ように構成してなることを特徴とするセラミック基板の
    ビア充填材。
JP62316933A 1987-12-14 1987-12-14 セラミック基板のビア充填材 Expired - Fee Related JPH0719971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62316933A JPH0719971B2 (ja) 1987-12-14 1987-12-14 セラミック基板のビア充填材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62316933A JPH0719971B2 (ja) 1987-12-14 1987-12-14 セラミック基板のビア充填材

Publications (2)

Publication Number Publication Date
JPH01157592A true JPH01157592A (ja) 1989-06-20
JPH0719971B2 JPH0719971B2 (ja) 1995-03-06

Family

ID=18082547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62316933A Expired - Fee Related JPH0719971B2 (ja) 1987-12-14 1987-12-14 セラミック基板のビア充填材

Country Status (1)

Country Link
JP (1) JPH0719971B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0371512A2 (en) * 1988-12-01 1990-06-06 Fujitsu Limited Conducting material and method of fabrication thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084711A (ja) * 1983-10-14 1985-05-14 株式会社日立製作所 スル−ホ−ル充填用ペ−スト

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084711A (ja) * 1983-10-14 1985-05-14 株式会社日立製作所 スル−ホ−ル充填用ペ−スト

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0371512A2 (en) * 1988-12-01 1990-06-06 Fujitsu Limited Conducting material and method of fabrication thereof

Also Published As

Publication number Publication date
JPH0719971B2 (ja) 1995-03-06

Similar Documents

Publication Publication Date Title
US6312791B1 (en) Multilayer ceramic substrate with anchored pad
US4882212A (en) Electronic packaging of components incorporating a ceramic-glass-metal composite
JP2505877B2 (ja) 基板を製造する方法
US5275330A (en) Solder ball connect pad-on-via assembly process
US5024883A (en) Electronic packaging of components incorporating a ceramic-glass-metal composite
US20030006069A1 (en) Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
JP2002524857A (ja) バイアプラグアダプター
JPH0621649A (ja) 多層超小型電子回路モジュール及びその形成方法
KR100925314B1 (ko) 단일 비아 고정 패드를 구비한 다층 세라믹 기판
US3723176A (en) Alumina palladium composite
KR20050022303A (ko) 접합재 및 이를 이용한 회로 장치
JP3492025B2 (ja) 回路基板構造
JPH1065056A (ja) バンプ・グリッド・アレイの作製方法および作製装置
JPH01157592A (ja) セラミック基板のビア充填材
US6117367A (en) Pastes for improved substrate dimensional control
JPH03112191A (ja) セラミック配線基板およびその製造方法
JP2000223831A (ja) Bgaによる表面実装用ペーストはんだと表面実装方法
US6407927B1 (en) Method and structure to increase reliability of input/output connections in electrical devices
JP2002368423A (ja) セラミック基板
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP3823881B2 (ja) 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JPH1041626A (ja) フリップチップ用セラミック多層基板及びその製造方法
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JPH03101194A (ja) 多層プリント配線基板の接続方法
JPH01143394A (ja) リード付セラミックパッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees