JPH01157531A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特には大規模
集積回路装置にお（ジる微細パターンの形成加工に関す
る。

（従来の技術） 第２図（ａ）〜（ｄ）は従来例における微細パターンの
形成の一例の説明に供する半導体装置の構造断面図であ
る。以下、これらの図を参照して従来例の製造方法によ
る微細パターンの形成について説明すると、第２図（ａ
）に示すように、まず下地層である基板０１上にシリコ
ン酸化物である被加工膜０２を薄く均一に成膜し、その
被加工膜０２上にフォトレジスト層（感光性樹脂）０３
を形成する。次いで、第２図（ｂ）に示すようにデバイ
ス構成に必要なパターンをもったフォトマスクを用いて
そのフォトレジスト層０３を所望のパターンに露光する
。ここで、符号０４はそノ露光部分であり、０６はその
露光のためにフォトマスクを選択的に通過した光を示し
ている。この露光の後で現像処理を施すことで露光され
たフォ）・レジスト層０３についてはこれを除去し、結
果として露光されなかったフォトレノスト層０３を残す
。こうして、第２図（Ｃ）に示すようなレノス）−パタ
ーン０５を形成する。そして、このレノストパターン０
５をエッヂングマスクとして反応性イオンエツチングを
行うことで、フォＩ・レジスト層０３を除去されること
で露出している被加工膜０２の部分がエツチングする結
果、第２図（ｄ）に示すような被加工膜０２の微細パタ
ーンを形成する。

（発明が解決しようとする問題点） ところで、このような従来例による微細パターンの形成
では被加工膜０２上にフォトレジスト層０３を形成する
工程と、そのフォトレジスト層０３をフォトマスクを用
いて露光する工程と、露光・非露光のフォトレジスト層
０３を現像処理で選択的に除去する工程といった複雑な
レジストプロセスが必要であったから、半導体装置の製
造工程がその分だけ複雑化するのみならず製造工程数が
多いために必然的に欠陥も発生しやすく、しかも微細パ
ターンの寸法精度もでにくくなるという問題があった。

本発明は、上記に鑑みてなされたものであって、レジス
トプロセスをなくすことで製造工程を簡素化し、かつ、
これにより欠陥の発生を抑えるとともに寸法精度の向上
を図ることを目的としている。

（問題点を解決するための手段） 本発明は前記目的を達成するために、下地層である基板
上に形成された被加工膜に光励起ＣＶＤにより選択的に
パターンを形成する工程と、前記パターンをマスクにし
て反応性イオンエツチングを行う工程とを含むことを特
徴としている。

、（作用） 光励起ＣＶＤにより被加工膜にパターンを直接形成する
からエキシマレーザなどの波長の短い紫外線の採用が可
能となる結果、微細パターンの形成を容易にできる。ま
た、そのパターンをエツチングマスクにして反応性イオ
ンエツチングを行うから上記のパターンは単にそのエツ
チングのマスクに使用するだけとなり、その結果、微細
パターンの寸法精度が向上する。

（実施例） 以下、本発明の実施例を第１図（ａ）（ｂ）を参照して
詳細に説明する。まず、例えばパターン形成層となるシ
リコンの被加工膜２を表面に形成された下地層である基
板１を２００℃の比較的低温に保持して、反応ガスとし
て１０％０２混合のＳｉＨ４ガスを導入する。次に、黒
い不透明な部分と透明な部分とを用いて所望のパターン
に形成されたガラスでできたフォトマスクを位置合わせ
し。

て被加工膜２上に配置し、そのフォトマスクを介して光
励起ＣＶＤ用の光源として微細加工に適した波長の短い
ＫｒＦエキシマレーザを１０：１の縮小光学系を用いて
その被加工膜２の上から照射することで、被加工膜２上
にそのフォトマスクのパターンを投影する。これに上り
、第１図（ａ）に示すように、光照射を受けた被加工膜
２の表面部分に、励起および局所的な温度上昇によりＳ
ｉＯ２膜３を形成する。４はレーザ光である。

そして、この５ｉｆ２膜３をイオンエツチングマスクと
して塩素系のガスによる反応性イオンエツチングを施す
。このようにして、被加工膜２における５１０２膜３を
除く部分をエツチングして所望の微細パターンを形成す
る。

本実施例では５１０２膜２をＫｒＦエキシマレーザの波
長（約２４９０オングストローム）の近くまでの２００
０オングストロームの深さまで堆積させることで、エツ
チングマスクとして十分な厚さにして、例えば線幅が１
０μｍのパターンを±０．０１５μｍの精度で形成して
その寸法精度を向上させている。

また、レジストプロセスを不要にすることでその製造工
程数が従来の１／３の２工程で済むために製造工程が簡
素化するとともに、各製造工程が全ドライプロセスであ
ることから、欠陥の発生も著しく抑えられ、しかもプロ
セスに起因すると考えられるパターンの欠けや残りは、
従来例では例えば６インチのウェハ内で２０個程度有っ
たのが、本実施例のそれでは１〜２個という１桁以上に
改善された。

なお、上述の実施例では光励起ＣＶＤ用の光源としてエ
キシマレーザを用いたが、エキシマレーザの代わりに、
重水素ランプ、水銀ランプ、またはシンクロトロン軌道
放射光などをその光源として用いてもよい。また、被加
工膜２の素材としてはシリコンを用いたが、これの代わ
りに、レジストを被加工膜の素材として用いてもよい。

（効果） 以上説明したことから明らかなように本発明によれば、
光励起ＣＶＤにより被加工膜上にパターンを堆積するか
らエキシマレーザなどの波長の短い紫外線の採用か可能
となる結果、微細パターンの形成を容易にできる。また
、そのパターンをエツチングマスクにして反応性イオン
エツチングを行うから光励起ＣＶＤによるパターンは単
にそのエツチングマスクに使用するだけとなるので、パ
ターンの寸法精度を向」ニさせることができる。

その結果、本発明ではレジストプロセスをなくすことで
製造工程を簡素化することができ、また、これにより欠
陥の発生を抑えるとともに寸法精度を向上させることが
可能となった。

【図面の簡単な説明】

第１図は本発明の一実施例における微細パターンの形成
の一例の説明に供する半導体装置の構造断面図である。 第２図は第１図に対応する従来例の構造断面図である。 １・・基板、２　被加工膜、３　Ｓ１０．膜。 なお、各図中、同一符号は同一ないしは相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. （１）下地層である基板上に形成された被加工膜に光励
   起ＣＶＤにより選択的にパターンを形成する工程と、 前記パターンをマスクにして反応性イオンエッチングを
   行う工程とを含むことを特徴とする半導体装置の製造方
   法。