JPH0115181Y2 - - Google Patents

Info

Publication number
JPH0115181Y2
JPH0115181Y2 JP11951784U JP11951784U JPH0115181Y2 JP H0115181 Y2 JPH0115181 Y2 JP H0115181Y2 JP 11951784 U JP11951784 U JP 11951784U JP 11951784 U JP11951784 U JP 11951784U JP H0115181 Y2 JPH0115181 Y2 JP H0115181Y2
Authority
JP
Japan
Prior art keywords
lead frame
tie bar
lower molds
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11951784U
Other languages
English (en)
Other versions
JPS6134748U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11951784U priority Critical patent/JPS6134748U/ja
Publication of JPS6134748U publication Critical patent/JPS6134748U/ja
Application granted granted Critical
Publication of JPH0115181Y2 publication Critical patent/JPH0115181Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案はリードフレームに関し、詳しくは樹脂
モールド型半導体装置の製造に使用されるリード
フレームの構造に関するものである。
従来の技術 例えば樹脂モールド型半導体装置の製造に使用
されるリードフレームの具体例を第５図及び第６
図を参照して説明する。第５図に示すようにリー
ドフレーム１は平行配置した複数本１組のリード
２，２…をタイバー３，３′より中間部並びに端
部で直交方向に複数組連結一体化したもので、所
定のリード２の遊端部２ａに若干の段差を設けた
状態でペレツトマウント部４を連結し、更にタイ
バー３″により各ペレツトマウント部４，４…を
連結している。このリードフレーム１の両端部、
即ちリード２，２…の中間部を連結するタイバー
３の両端部３ａ，３ａは、後述するように樹脂モ
ールド成形時に金型で挟持して樹脂もれを防止す
るため、リード２，２の側面から突出させてい
る。尚、５，５…はリードフレーム１の両側縁に
沿つて穿設した位置決め及び搬送用の穴である。
半導体装置の製造時には、第６図に示すように
リードフレーム１の各ペレツトマウント部４，４
…に半導体ペレツト６，６…を供給して溶融半田
（図示せず）を介して固着し、上記半導体ペレツ
ト６，６…とリード２，２…の遊端部２ａ，２ａ
…とをAu製の金属細線７，７…により電気的に
接続する。この状態で上記半導体ペレツト６，６
…を含む主要部分（図示鎖線部分）を樹脂モール
ドすることにより半導体装置の中間構体を得る。
この半導体装置の樹脂モールド成形に際しては、
ペレツトマウント部４，４…に半導体ペレツト
６，６…を固着し、該半導体ペレツト６，６…と
リード２，２…とを金属細線７，７…で電気的に
接続したリードフレーム１を上下金型（図示せ
ず）にて型じめする。即ち、上下金型間にてリー
ドフレーム１のタイバー３及び該タイバー３から
リード遊端方向に延びるリード２，２…の一部を
挟持することによりリードフレーム１を型じめ
し、この状態で上下金型内に形成されたキヤビテ
イに熱硬化性樹脂材を充填することにより半導体
ペレツト６，６…を含む主要部分を樹脂モールド
している。この時上記上下金型の型じめを完全な
ものにしてキヤビテイからの樹脂もれを防止する
ため、リードフレーム１の両端部、即ちタイバー
３の両端部３ａ，３ａと対応して上下金型に押圧
部を設け、型じめ時での上下金型の押圧部の間隔
をリードフレーム１の厚さよりも若干小さく設定
している。そこで上下金型による型じめ時に、上
下金型の押圧部にてリードフレーム１のタイバー
３の両端部３ａ，３ａを押し潰すことにより上下
金型による型じめを完全なものにし、リードフレ
ーム１と上下金型の端面との密着性を確保してい
る。
考案が解決しようとする問題点 ところで、上記リードフレーム１を使用した半
導体装置の製造における樹脂モールド成形時に
は、リードフレーム１のタイバー３の両端部３
ａ，３ａがフラツト面であるため、上下金型によ
る型じめに際して該上下金型の押圧部がタイバー
３の両端部３ａ，３ａを押圧する単位面積当たり
の圧力が小さく、タイバー３の両端部３ａ，３ａ
を押し潰すのに困難性を伴う。またリードフレー
ム１のあつみは30μ程度のばらつきがある。その
結果リードフレームの厚みが厚い方にばらついた
場合、上下金型の型じめが不完全となつてリード
フレーム１と上下金型の端面との密着性を確保す
ることができず、樹脂もれが発生し易く、この樹
脂もれによりリードフレーム１の不所望部分、例
えば上記リードフレーム１のリード２，２…に樹
脂バリが生じると、リード２，２…の半田メツキ
処理時に半田が付着し難いという問題点があつ
た。
問題点を解決するための手段 本考案は上記問題点に鑑み提案されたもので、
上記金型の構造を変更することなく、リードフレ
ームと上下金型との密着性を向上ならしめるもの
であり、その技術的手段はペレツトマウント部を
有するリードを含む複数本１組のリードを複数組
平行配置し、各リードの少なくとも中間部をタイ
バーにて連結一体化した樹脂モールド用のリード
フレームにおいて、上記タイバーの両端部をリー
ドの側面から突出させ、且つ、その両端部を圧延
容易にしたことを特徴とするものである。
実施例 以下に本考案に係るリードフレームの実施例を
第１図乃至第４図を参照しながら説明する。第５
図及び第６図に示すリードフレーム１と同一参照
符号は同一物を示しその説明を省略する。本考案
の特徴はリードフレーム１のタイバー３の両端部
にある。第１図及び第２図は本考案の第１の実施
例を示し、同図に示すように突出した上記タイバ
ー３の両端部３a′，３a′にその幅方向に長尺な長
穴８，８を設ける。
上記リードフレーム１を使用した半導体装置の
製造における樹脂モールド成形時には、従来要領
と同様にペレツトマウント部４，４…に半導体ペ
レツト６，６…を固着し、該半導体ペレツト６，
６…とリード２，２…の遊端部２ａ，２ａ…とを
Au製の金属細線７，７…で電気的に接続したリ
ードフレーム１を上下金型（図示せず）にて型じ
めする。この状態で上下金型内に形成されたキヤ
ビテイに熱硬化性樹脂材を充填することにより半
導体ペレツト６，６…を含む主要部分を樹脂モー
ルドする。この時、上下金型の押圧部にてリード
フレーム１のタイバー３の両端部３a′，３a′を押
圧すると、上記両端部３a′，３a′に長穴８，８が
設けられているため、上下金型の押圧部がタイバ
ー３の両端部３a′，３a′を押圧する単位面積当た
りの圧力が大きく、而も上記長穴８，８が圧延さ
れる部分の逃げとなるためにタイバー３の両端部
３a′，３a′を圧延し易く、上下金型による型じめ
が完全なものとなり、リードフレーム１と上下金
型の端面との密着性を充分確保し得る。
尚、上記第１の実施例では、リードフレーム１
のタイバー３の両端部３a′，３a′にその幅方向に
長尺な長穴８，８を形成したが、本考案はこれに
限定されることなく、例えば第３図に示す第２の
実施例では、タイバー３の両端部３a″，３a″にそ
の幅方向と直交する方向に長尺な長穴９，９を設
ける。この場合、前記第１の実施例と比較してリ
ードフレーム１の反りに対する強度も大きくな
る。また第４図の第３の実施例で示すように、タ
イバー３の両端部３ａ，３ａに切欠き１０，
１０を設けて櫛歯状に形成してもよい。更に図示
しないが、上記各実施例においてタイバー３の両
端部３a′，３a″，３ａに形成した長穴８，９及
び切欠き１０の部分を薄肉状にて圧延容易な部分
を形成するようにしてもよい。
考案の効果 本考案によれば、リードフレームのタイバーの
両端部を突出させ、且つ、その両端部に圧延容易
な部分を形成したから、上記リードフレームの樹
脂モールド成形時には、上下金型による型じめに
際して該上下金型の押圧部がタイバーの両端部を
押圧する単位面積当たりの圧力が大きくなり、上
記タイバーの両端部を容易に押し潰すことができ
る。そのため上下金型の型じめが完全なものとな
つてリードフレームと上下金型の端面との密着性
が良好となり、樹脂もれを未然に防止することが
できる。この樹脂もれの防止によりリードフレー
ムの不所望部分に樹脂バリが発生することなく、
半田メツキ処理時でのリードへの半田の付着も良
好となつて高品質の製品を提供することが可能と
なる。
【図面の簡単な説明】
第１図は本考案に係るリードフレームの第１の
実施例を示す平面図、第２図はペレツトマウント
及びワイヤボンデイングを完了した第１図の要部
拡大平面図、第３図は本考案の第２の実施例を示
す要部拡大平面図、第４図は本考案の第３の実施
例を示す要部拡大平面図である。第５図は従来の
リードフレームの具体例を示す平面図、第６図は
ペレツトマウント及びワイヤボンデイングを完了
した第５図の要部拡大平面図である。 １……リードフレーム、２……リード、３……
タイバー、３ａ，３a′，３a″，３ａ……両端
部、４……ペレツトマウント部、８，９……長
穴、１０……切欠き。

Claims (1)

    【実用新案登録請求の範囲】
  1. ペレツトマウント部に接続されたリードを含む
    複数本１組のリードを複数組平行配置し、各リー
    ドの少なくとも中間部をタイバーにて連結一体化
    した樹脂モールド用のリードフレームにおいて、
    上記タイバーの両端部をリードの側面から突出さ
    せ、且つ、その両端部を圧延容易にしたことを特
    徴とするリードフレーム。
JP11951784U 1984-07-31 1984-07-31 リ−ドフレ−ム Granted JPS6134748U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11951784U JPS6134748U (ja) 1984-07-31 1984-07-31 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11951784U JPS6134748U (ja) 1984-07-31 1984-07-31 リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS6134748U JPS6134748U (ja) 1986-03-03
JPH0115181Y2 true JPH0115181Y2 (ja) 1989-05-08

Family

ID=30678386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11951784U Granted JPS6134748U (ja) 1984-07-31 1984-07-31 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6134748U (ja)

Also Published As

Publication number Publication date
JPS6134748U (ja) 1986-03-03

Similar Documents

Publication Publication Date Title
JPH01175250A (ja) リードフレーム及びそれを用いた半導体装置
JPH0115181Y2 (ja)
KR20200007688A (ko) 수지 봉지 금형 및 반도체 장치의 제조 방법
JP2535358B2 (ja) 電子部品におけるモ―ルド部の製造方法
JPH061797B2 (ja) リードフレームの製造方法
JP3008015B2 (ja) 半導体装置およびその製造方法
JP2630686B2 (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JPH05299455A (ja) 半導体装置の製造方法
JP2925375B2 (ja) 電子部品におけるモールド部の成形方法
JP3123976B2 (ja) 半導体装置の樹脂封止金型
JP2514818B2 (ja) 集積回路基板の樹脂封止方法
JP2875324B2 (ja) 電子部品の製造方法
JP3112227B2 (ja) 半導体装置の製造方法
JPH0810949Y2 (ja) リードフレーム切断装置
JP3458907B2 (ja) リードフレーム
JPS6223094Y2 (ja)
JP3163744B2 (ja) 樹脂モールド装置
JP2955954B2 (ja) 樹脂封止型電子部品の製造方法
JPS5978537A (ja) 樹脂封止型半導体装置の製造方法
JPH02265721A (ja) 半導体装置用封入金型
JPH0546044U (ja) 半導体装置用リードフレーム
JP2517927B2 (ja) 半導体装置の樹脂封止装置
JPS63170949A (ja) 半導体装置
JP2714002B2 (ja) 樹脂封止型半導体装置の製造方法
JPH08156009A (ja) 樹脂モールド装置