JPH01148071A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH01148071A JPH01148071A JP30599487A JP30599487A JPH01148071A JP H01148071 A JPH01148071 A JP H01148071A JP 30599487 A JP30599487 A JP 30599487A JP 30599487 A JP30599487 A JP 30599487A JP H01148071 A JPH01148071 A JP H01148071A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- waveform
- switching element
- inductor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 238000003079 width control Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 241000283986 Lepus Species 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、交流電源から直流電源をつくるスイッチン
グ方式の電源装置に関する。
グ方式の電源装置に関する。
（従来の技術）
商用電源などを入力とする一般的なスイッチング電源の
ほとんどは、第３図に示すようなコンデンサ・インプッ
ト型整流回路を使用している。つまり、ダイオードブリ
ッジからなる整流回路１で交流入力が余波整流され、そ
の脈流がコンデンサ２で平滑されてＤＣ−ＤＣコンバー
タ３に人力される。このコンデンサ・インプット型整流
回路の各部の波形は、周知のとおり第４図のようになる
。
ほとんどは、第３図に示すようなコンデンサ・インプッ
ト型整流回路を使用している。つまり、ダイオードブリ
ッジからなる整流回路１で交流入力が余波整流され、そ
の脈流がコンデンサ２で平滑されてＤＣ−ＤＣコンバー
タ３に人力される。このコンデンサ・インプット型整流
回路の各部の波形は、周知のとおり第４図のようになる
。
（発明が解決しようとする問題点）
例えば「スイッチング・レギュレータ設計ノウハウＪ
（ＣＱ出版株式会社、１９８６年８月１日発行、著者
：長谷用彰）の１７０〜１７１ページにも解説されてい
るように、コンデンサ・インプット型整流回路において
は、入力電流Ｉｔは、交流入力の半周期ごとにごく短時
間だけ流れるパルス電流となり、電流ピーク値は非常に
大きくなる。
（ＣＱ出版株式会社、１９８６年８月１日発行、著者
：長谷用彰）の１７０〜１７１ページにも解説されてい
るように、コンデンサ・インプット型整流回路において
は、入力電流Ｉｔは、交流入力の半周期ごとにごく短時
間だけ流れるパルス電流となり、電流ピーク値は非常に
大きくなる。
そのため、入力電流が流れる部分の回路素子（整流ダイ
オードや突入防止回路などの素子）に充分な耐電流特性
のものを使用しなければならず、このことがコスト低減
の阻害要因の１つになっている。
オードや突入防止回路などの素子）に充分な耐電流特性
のものを使用しなければならず、このことがコスト低減
の阻害要因の１つになっている。
また、交流電源ラインに鋭くてピーク値の大きいパルス
電流が流れることで、ノイズ環境を相当悪化させている
。このパルス電流は電源の波形に同期しているので、商
用電源に多数のスイッチング・レギュレータが接続され
た場合、それぞれのパルス電流が重畳されてしまい、問
題はより大きくなる。
電流が流れることで、ノイズ環境を相当悪化させている
。このパルス電流は電源の波形に同期しているので、商
用電源に多数のスイッチング・レギュレータが接続され
た場合、それぞれのパルス電流が重畳されてしまい、問
題はより大きくなる。
またコンデンサ・インプット型整流回路の場合、交流入
力の電圧を例λば１００ｖから２００Ｖに変更すると、
平滑コンデンサ２の出力電圧も同様に変わるので、その
ままではＤＣ−ＤＣコンバータ３への入力電圧が許容範
囲を超えてしまい、安定化電源としては動作しない。入
力として１００Ｖ電源と２００ｖ電源の両方に対応でき
るようにした従来の装置では、整流部の構成を倍電圧整
流回路と普通の全波整流回路とにスイッチによって切り
換えるようにしている。入力電源の電圧ランクによって
上記スイッチを切り換えることで、ＤＣ−ＤＣコンバー
タに許容範囲内の平滑電圧を供給することができる。ま
た別の従来装置では入力段にトランスを設け、トランス
のタップ切り換えによって入力電圧の変更に対応できる
ようにしている。いずれにしても従来の装置では、使用
する交流電源の電圧ランクに応じた切り換え操作が必要
であった。
力の電圧を例λば１００ｖから２００Ｖに変更すると、
平滑コンデンサ２の出力電圧も同様に変わるので、その
ままではＤＣ−ＤＣコンバータ３への入力電圧が許容範
囲を超えてしまい、安定化電源としては動作しない。入
力として１００Ｖ電源と２００ｖ電源の両方に対応でき
るようにした従来の装置では、整流部の構成を倍電圧整
流回路と普通の全波整流回路とにスイッチによって切り
換えるようにしている。入力電源の電圧ランクによって
上記スイッチを切り換えることで、ＤＣ−ＤＣコンバー
タに許容範囲内の平滑電圧を供給することができる。ま
た別の従来装置では入力段にトランスを設け、トランス
のタップ切り換えによって入力電圧の変更に対応できる
ようにしている。いずれにしても従来の装置では、使用
する交流電源の電圧ランクに応じた切り換え操作が必要
であった。
この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、交流電源からの入力電流が抵抗負荷の場
合と同様な入力電圧にほぼ比例した電流となり、また交
流電源の電圧ランクが太きく変更になってもコンデンサ
の両端にほぼ一定の電圧を発生することができるように
した電源装置を提供することにある。
、その目的は、交流電源からの入力電流が抵抗負荷の場
合と同様な入力電圧にほぼ比例した電流となり、また交
流電源の電圧ランクが太きく変更になってもコンデンサ
の両端にほぼ一定の電圧を発生することができるように
した電源装置を提供することにある。
（問題点を解決するための手段）
この発明に係る電源装置は、交流電源を全波整流して脈
流出力を得る整流回路と； 上記交流電源より充分に高い周波数でオン／オフ駆動さ
れるスイッチング素子と、このスイッチング素子ととも
に上記整流回路の出力間に直列接続されたインダクタと
、上記スイッチング素子のオフ時に上記インダクタを通
して電流が流れるように上記インダクタの両端に直列接
続されたダイオードとコンデンサとを含み、このコンデ
ンサの両端から入力と逆極性の平滑された直流出力を得
るチョッパ回路と； 上記整流回路の出力電圧の波形と、上記インダクタを流
れる電流の低周波成分の波形とをそれぞれ検出し、電流
波形が電圧波形に追従して変化するように上記スイッチ
ング素子の駆動パルス幅を制御する第１の制御手段と； 上記チョッパ回路の出力電圧を検出し、その電圧の基準
電圧に対する誤差を小さくするように上記スイッチング
素子の駆動パルス幅を制御する第２の制御手段と； を備えたものである。
流出力を得る整流回路と； 上記交流電源より充分に高い周波数でオン／オフ駆動さ
れるスイッチング素子と、このスイッチング素子ととも
に上記整流回路の出力間に直列接続されたインダクタと
、上記スイッチング素子のオフ時に上記インダクタを通
して電流が流れるように上記インダクタの両端に直列接
続されたダイオードとコンデンサとを含み、このコンデ
ンサの両端から入力と逆極性の平滑された直流出力を得
るチョッパ回路と； 上記整流回路の出力電圧の波形と、上記インダクタを流
れる電流の低周波成分の波形とをそれぞれ検出し、電流
波形が電圧波形に追従して変化するように上記スイッチ
ング素子の駆動パルス幅を制御する第１の制御手段と； 上記チョッパ回路の出力電圧を検出し、その電圧の基準
電圧に対する誤差を小さくするように上記スイッチング
素子の駆動パルス幅を制御する第２の制御手段と； を備えたものである。
（作 用）
上述の構成において、第１の制御手段によって上記スイ
ッチング素子の駆動パルス幅が制御され、上記インダク
タを流れる電流は全波整流電圧波形にほぼ追従して変化
する。また、第２の制御手段′によって上記スイッチン
グ素子の駆動パルス幅が制御され、上記チョッパ回路の
出力電圧は基準電圧にほぼ等しく保たれる。
ッチング素子の駆動パルス幅が制御され、上記インダク
タを流れる電流は全波整流電圧波形にほぼ追従して変化
する。また、第２の制御手段′によって上記スイッチン
グ素子の駆動パルス幅が制御され、上記チョッパ回路の
出力電圧は基準電圧にほぼ等しく保たれる。
（実施例）
第１図はこの発明の一実施例による電源装置の構成を示
すもので、これを非絶縁型ＡＣ−ＤＣコンバータとして
単独で用いることができるし、絶縁型ＤＣ−ＤＣコンバ
ータの前段のＡＣ−ＤＣコンバータとして用いても良い
。第２図は第１図の回路における主要部分の波形図であ
る。
すもので、これを非絶縁型ＡＣ−ＤＣコンバータとして
単独で用いることができるし、絶縁型ＤＣ−ＤＣコンバ
ータの前段のＡＣ−ＤＣコンバータとして用いても良い
。第２図は第１図の回路における主要部分の波形図であ
る。
正弦波の交流入力はダイオードブリッジからなる整流回
路１０で全波整流され、以下に詳述する昇圧型のチョッ
パ回路２０に入力される。チョッパ回路２０は、ＰＷＭ
（パルス幅制御）回路３１によって交流電源より充分に
高い周波数でオン／オフ駆動されるスイッチング素子Ｑ
１と、スイッチング素子Ｑ１とともに整流回路１０の出
力間に直列接続されたインダクタＬ１と、スイッチング
素子Ｑ１のオフ時にインダクタＬ１を通して電流が流れ
るようにインダクタＬ１の両端に直列接続されたダイオ
ードＤ１とコンデンサＣ１とを有する。コンデンサＣ１
は相当大きな容量があり、これの両端から入力と逆極性
で平滑化され電圧安定化（後述）された直流出力が取り
出される。なお、コンデンサＣ２は高周波リップルを吸
収するための小容量のコンデンサで、本発明に必須のも
のではない。
路１０で全波整流され、以下に詳述する昇圧型のチョッ
パ回路２０に入力される。チョッパ回路２０は、ＰＷＭ
（パルス幅制御）回路３１によって交流電源より充分に
高い周波数でオン／オフ駆動されるスイッチング素子Ｑ
１と、スイッチング素子Ｑ１とともに整流回路１０の出
力間に直列接続されたインダクタＬ１と、スイッチング
素子Ｑ１のオフ時にインダクタＬ１を通して電流が流れ
るようにインダクタＬ１の両端に直列接続されたダイオ
ードＤ１とコンデンサＣ１とを有する。コンデンサＣ１
は相当大きな容量があり、これの両端から入力と逆極性
で平滑化され電圧安定化（後述）された直流出力が取り
出される。なお、コンデンサＣ２は高周波リップルを吸
収するための小容量のコンデンサで、本発明に必須のも
のではない。
整流回路１０の全波整流の出力電圧ｖ１の信号はＶＣＡ
（電圧制御型可変利得増幅器）３２を経て差動増幅器
３３に入力される。チョッパ回路２０のインダクタＬ１
を流れる電流１１が変流器３４で検出され、その低周波
成分の信号が差動増幅器３３に入力される。ＰＷＭ回路
３１は、この差動増幅器３３の差動出力に従って動作し
、差動出力が最小になるようにスイッチング素子Ｑ１の
駆動パルス幅（オン時間）を変化させる。また、チョッ
パ回路２０の出力電圧ｖ２の基準電圧Ｖｓに対する誤差
が誤差増幅器３５で検出され、この出力がＶＣＡ３２の
制御電圧となる。
（電圧制御型可変利得増幅器）３２を経て差動増幅器
３３に入力される。チョッパ回路２０のインダクタＬ１
を流れる電流１１が変流器３４で検出され、その低周波
成分の信号が差動増幅器３３に入力される。ＰＷＭ回路
３１は、この差動増幅器３３の差動出力に従って動作し
、差動出力が最小になるようにスイッチング素子Ｑ１の
駆動パルス幅（オン時間）を変化させる。また、チョッ
パ回路２０の出力電圧ｖ２の基準電圧Ｖｓに対する誤差
が誤差増幅器３５で検出され、この出力がＶＣＡ３２の
制御電圧となる。
以上の構成において、差動増幅器３３では、チョッパ回
路２０の入力ｖ１の波形と、インダクタＬ１を流れる電
流１１の波形とが比較され、電流波形が電圧波形に追従
して変化するように、ＰＷＭ回路３１によってスイッチ
ング素子Ｑ１のオン時間が変えられる。
路２０の入力ｖ１の波形と、インダクタＬ１を流れる電
流１１の波形とが比較され、電流波形が電圧波形に追従
して変化するように、ＰＷＭ回路３１によってスイッチ
ング素子Ｑ１のオン時間が変えられる。
スイッチング素子Ｑ１がオンのとき、整流回路１０から
スイッチング素子Ｑ１を通してインダクタＬ１に電流が
流れ、インダクタＬ１にエネルギーが蓄積される。この
オン期間の電流増加値は、入力電圧Ｖ１に比例するとと
もにオン時間に比例する。スイッチング素子Ｑ１がオフ
すると、これに蓄積されたエネルギーの放出による電流
がコンデンサＣ１側に供給される。
スイッチング素子Ｑ１を通してインダクタＬ１に電流が
流れ、インダクタＬ１にエネルギーが蓄積される。この
オン期間の電流増加値は、入力電圧Ｖ１に比例するとと
もにオン時間に比例する。スイッチング素子Ｑ１がオフ
すると、これに蓄積されたエネルギーの放出による電流
がコンデンサＣ１側に供給される。
入力端子波形とインダクタＬ１の電流波形との比較によ
るパルス幅制御は、結果として、入力電圧ｖ１が大きい
ほどスイッチング素子Ｑ１のオン時間を短くするように
作用する。この制御によって電流波形の変化が、入力電
圧の全波整流波形にほぼ等しくなる。つまり、交流入力
側から見ると、入力電圧と入力電流とがほぼ同じ波形で
位相差もなくなり、あたかも負荷が抵抗である場合とほ
ぼ同じ状態になる。以上が前述した第１の制御手段の作
用である。
るパルス幅制御は、結果として、入力電圧ｖ１が大きい
ほどスイッチング素子Ｑ１のオン時間を短くするように
作用する。この制御によって電流波形の変化が、入力電
圧の全波整流波形にほぼ等しくなる。つまり、交流入力
側から見ると、入力電圧と入力電流とがほぼ同じ波形で
位相差もなくなり、あたかも負荷が抵抗である場合とほ
ぼ同じ状態になる。以上が前述した第１の制御手段の作
用である。
また、第２の制御手段は次のように作用する。
出力電圧Ｖ２が基準電圧Ｖｓより大きいほどｖＣＡ３２
のゲインが小さくなり、ｖ２がＶｓより小さいほどＶＣ
Ａ３２のゲインが大きくなる。このＶＣＡ３２は第１の
制御手段における入力端子の波形信号が通る回路であり
、これのゲインは第１の制御手段の基底的なパラメータ
となる。つまり、出力電圧ｖ２が高すぎるとスイッチン
グ素子Ｑ１のオン時間が短縮され、反対に低すぎるとオ
ン時間が伸長され、出力電圧ｖ２を基準電圧Ｖｓに近ず
けるように作用する。
のゲインが小さくなり、ｖ２がＶｓより小さいほどＶＣ
Ａ３２のゲインが大きくなる。このＶＣＡ３２は第１の
制御手段における入力端子の波形信号が通る回路であり
、これのゲインは第１の制御手段の基底的なパラメータ
となる。つまり、出力電圧ｖ２が高すぎるとスイッチン
グ素子Ｑ１のオン時間が短縮され、反対に低すぎるとオ
ン時間が伸長され、出力電圧ｖ２を基準電圧Ｖｓに近ず
けるように作用する。
（発明の効果）
以上詳細に説明したように、この発明に係る電源装置で
は、入力電流が交流入力電圧にほぼ追従して変化し、位
相差のないほぼ正弦波状になり、交流電源側から見た電
圧と電流の関係が抵抗負荷の場合とほぼ同様になる。従
って、従来のコンデンサ・インプット型整流回路のよう
に短時間に集中的に大きなパルス電流が流れることがな
く、回路素子の耐電流特性の面の制約が緩和されるとと
もに、交流電源ラインに様々な悪影響を及ぼすノイズを
低減することができる。
は、入力電流が交流入力電圧にほぼ追従して変化し、位
相差のないほぼ正弦波状になり、交流電源側から見た電
圧と電流の関係が抵抗負荷の場合とほぼ同様になる。従
って、従来のコンデンサ・インプット型整流回路のよう
に短時間に集中的に大きなパルス電流が流れることがな
く、回路素子の耐電流特性の面の制約が緩和されるとと
もに、交流電源ラインに様々な悪影響を及ぼすノイズを
低減することができる。
また、前記チョッパ回路の昇圧および降圧作用と、第２
の制御手段による出力電圧のフィードバック制御作用と
によって、交流入力の電圧が変動したり、あるいは電圧
ランクを変更した場合でも、出力電圧を一定に保つこと
ができる。その結果、まったく切り換えを必要とせず、
例えば交流１００ｖ電源から交流４００ｖ電源まで適合
する電源装置が容易に構成できるようになる。
の制御手段による出力電圧のフィードバック制御作用と
によって、交流入力の電圧が変動したり、あるいは電圧
ランクを変更した場合でも、出力電圧を一定に保つこと
ができる。その結果、まったく切り換えを必要とせず、
例えば交流１００ｖ電源から交流４００ｖ電源まで適合
する電源装置が容易に構成できるようになる。
第１図は本発明の一実施例による電源装置の回路図、第
２図は第１図の回路の要部波形図、第３図は従来のコン
デンサ・インプット型の電源装置の回路図、第４図は第
３図の回路の要部波形図である。 １０・・・・・・整流回路 ２０・・・・・・チョッパ回路 ３１・・・・・・パルス幅制御回路 特許出願人 富士電気化学株式会社代 理
人 弁理士 −色 健 軸向
弁理士 松 本 雅 利第１図 阻 Ｐ 第２図 第３図 第４図
２図は第１図の回路の要部波形図、第３図は従来のコン
デンサ・インプット型の電源装置の回路図、第４図は第
３図の回路の要部波形図である。 １０・・・・・・整流回路 ２０・・・・・・チョッパ回路 ３１・・・・・・パルス幅制御回路 特許出願人 富士電気化学株式会社代 理
人 弁理士 −色 健 軸向
弁理士 松 本 雅 利第１図 阻 Ｐ 第２図 第３図 第４図
Claims (1)
- （１）交流電源を全波整流して脈流出力を得る整流回路
と； 上記交流電源より充分に高い周波数でオン／オフ駆動さ
れるスイッチング素子と、このスイッチング素子ととも
に上記整流回路の出力間に直列接続されたインダクタと
、上記スイッチング素子のオフ時に上記インダクタを通
して電流が流れるように上記インダクタの両端に直列接
続されたダイオードとコンデンサとを含み、このコンデ
ンサの両端から入力と逆極性の平滑された直流出力を得
るチョッパ回路と； 上記整流回路の出力電圧の波形と、上記インダクタを流
れる電流の低周波成分の波形とをそれぞれ検出し、電流
波形が電圧波形に追従して変化するように上記スイッチ
ング素子の駆動パルス幅を制御する第１の制御手段と； 上記チョッパ回路の出力電圧を検出し、その電圧の基準
電圧に対する誤差を小さくするように上記スイッチング
素子の駆動パルス幅を制御する第２の制御手段と； を備えたことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305994A JPH0697844B2 (ja) | 1987-12-04 | 1987-12-04 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305994A JPH0697844B2 (ja) | 1987-12-04 | 1987-12-04 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01148071A true JPH01148071A (ja) | 1989-06-09 |
| JPH0697844B2 JPH0697844B2 (ja) | 1994-11-30 |
Family
ID=17951792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305994A Expired - Fee Related JPH0697844B2 (ja) | 1987-12-04 | 1987-12-04 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697844B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157532A (ja) * | 2005-12-06 | 2007-06-21 | Hitachi Media Electoronics Co Ltd | 放電ランプ点灯装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253178A (ja) * | 1985-08-30 | 1987-03-07 | Toshiba Corp | インバ−タ回路の電源装置 |
-
1987
- 1987-12-04 JP JP62305994A patent/JPH0697844B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253178A (ja) * | 1985-08-30 | 1987-03-07 | Toshiba Corp | インバ−タ回路の電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157532A (ja) * | 2005-12-06 | 2007-06-21 | Hitachi Media Electoronics Co Ltd | 放電ランプ点灯装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697844B2 (ja) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344986B1 (en) | Topology and control method for power factor correction | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| JPS627778B2 (ja) | ||
| JPH02269465A (ja) | 電源装置 | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JP2609330B2 (ja) | 電源装置 | |
| JP3038304B2 (ja) | スイッチング電源装置 | |
| JP2512040B2 (ja) | 電源装置 | |
| EP0785611A2 (en) | Electric power apparatus | |
| EP0802615B1 (en) | Switching power source apparatus | |
| JPH01148071A (ja) | 電源装置 | |
| JPH01152956A (ja) | 電源装置 | |
| JPH01148070A (ja) | 電源装置 | |
| JPH01152965A (ja) | 電源装置 | |
| JPH01148073A (ja) | 電源装置 | |
| JPH01148072A (ja) | 電源装置 | |
| JPH01148074A (ja) | 電源装置 | |
| JP2653712B2 (ja) | スイッチングレギュレータ | |
| JPH01152964A (ja) | 電源装置 | |
| JP3027284B2 (ja) | スイッチング電源 | |
| JP3227637B2 (ja) | 電源回路 | |
| JPH027869A (ja) | 電源装置 | |
| JP2551190B2 (ja) | スイッチング電源回路 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP3676873B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |