JPH01146441A - 時分割多重信号変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は時分割多頁方式によシ複数チャネルの多頁伝
送を行う回線を複数収容して。

回線間で多重化されたチャネルの相互接続を行う通信装
置に関するもので、特に時分割多重化信号形式の異なる
回線間を相互接続する場合の多電化信号の変換を行う回
路に関するものである。

〔従来の技術〕 第２図は従来の時分割多重化装置の構成を示している。

第２図で、（１）は時分割多重化装置、（２）は通信回
線、　　１４ａ）、　１４ｂ）、　１５ａ）、　（５ｂ
）は端末である。図で２台の時分割多重化装置（１１０
間は通信回線（２）により結ばれ、複数の端末のデータ
が時分割多重伝送される。これにより端末（４ａ）と＋
５ａ）　、　　＋４ｂ）と（５ｂ）とが相互に通信でき
る。時分割多重化装置（１）は通信回線（２）上で時間
を一定長に区切ったフレームに端末のデータを乗せる事
により通信を行う。一般にフレームの時間長はＱ　１２
５ｍ５　が用いられる。通信回線として１５４４　Ｍ　
ｂｉｔ／　ｓｅｃを用いる場合、１フレームは１９３ビ
ツトから構成され、フレームの各１ビツトは８Ｋｂｉｔ
／ｓｅｃ　のデータを運ぶ事が出来る。しかし、フレー
ム内のビットｙｋ＃Ｌ少単位とする多重化では低速端末
に対し効率が悪くなる。そこで、連続した一定数のフレ
ームを集めてマルチフレームを構成し、この中に低速端
末のデータを割当て伝送する方式が用いられる。第３図
はこのマルチフレームによる伝送例を示している。

第３図において、（６）はフレーム、（７）は端末（４
ａｌのデータ、（８）は端末（４ｂ）のデータ、（９）
はマルチフレームを示している。マルチフレーム（９）
は連続した２０又は２４フレーム（６）から構成される
のが一般的で、ここでは２０フレーム（６）で構成され
るマルチフレーム（９）の場合を考える。この場合１マ
ルチフレーム（９）の周期は２５ｍ５　となる。第３図
で２４　Ｋｂｉｔ／ｓｅｃの速度を有する端末（４ａ）
は１マルチフレ一ム時間１２５ｍ５）　　の間に６ビツ
トの送信すべきデータ（７）が発生する。同様に速度が
４８　Ｋｂｉｔ　／ｓｅｃの端末（４ｂ）は同じ時間内
に１２ビツトの送信すべきデータ（８）が発生する。１
マルチフレーム（９）内における端末データのビットの
割当て方法には種々の方式がある。例えばＣＣＩＴＴＩ
国際電信電話諮問委員会）が定めたエンベロープ方式で
は端末のデータを６ビツトごとにまとめ、この６ビツト
の前後に１ビツトの同期用ビットと１ビツトのステータ
スピッ）ｋ付与してエンベロープを作成する。２４　Ｋ
ｂｉｔ　／　ｓｅｅの端末の場合１マルチフレーム内に
１エンペローグ送信すれば良いが、４８Ｋｂｉｔ　／　
ｓｅｃ以上の通信速度では１マルチフレーム（９）内で
２個のエンベロープを送信しなければならない。エンベ
ロープ方式の場合、マルチフレーム（９＋　内で同−ｉ
１末のエンベロープは時間的に等間隔となるような割当
てが行われる。一方、エンベロープ方式とは別の割当て
方も多数存在する。例えば一番単純な方式は、１マルチ
フレーム（９）内で端末の１マルチフレーム（９）分の
情報を先頭から集中的に割当てるものである。このよう
にすると先頭から無駄無く情報が詰込めるのでマルチフ
レーム（９）の利用効率が良くなる。しかしこの場合。

ビットの割当てがマルチフレーム（９）の一部に集中す
ると端末から端末へデータが届く際の遅延が大きくなる
。これを解決する為に、端末のビットを１マルチフレー
ム（９）内で等間隔に配置したり、フレーム（６）ごと
に順に１ビツトずつ配置するような方式が採られる。

第３図における端末（４ａ）及び（４ｂ）のデータ＋７
１　＋８１は１マルチフレーム（９）内にそれぞれ６ビ
ツトとｎピット有り、マルチフレーム（９）内で先頭の
フレーム（６）から１ビツトずつ順に後続のフレーム（
６）に割当てられている。

第４図は時分割多重化装置（１１の内部Ｍ４成金示して
いる。第４図において、　　［１０ａ　）、　＋１０ｂ
　ｌ団末インタフェース、αυは内部パス、ＣＦａｈ通
信回糾インタフェースである。端末インタ７　ｘ　−ス
ｔｌＯａ　）と＋１０ｂ）ｆｌそれぞれ端末（４ａ）と
（４ｂ）からデータを受信し９通信回線（２）の送信タ
イミングが米るまでこれを保持する。内部バスＧ１１ｔ
−１ｉａ図のマルチフレーム（９）に同期して動作し１
通信回線（２）で端末（４ａ）の送信タイミングになる
と、端末インタフェース（１０ａ）からデータが内部バ
スαυに読み出され、内部パスαＤから回線インタフェ
ース６３を経由して、データが通信回線（２）に送られ
る。以上が従来の時分割多重化装置（１１の説明である
。

（発明が解決しようとする問題点〕 ところで、このような時分割多重化装置（１１を利用す
るシステムにおいて、多重化形式の異なるシステム間の
相互接続が必要になる場合がある。第５図はこのような
システムを従来の装置を用いて構成する場合の一例を示
している。

第５図において、　　ｔ４ｃ）、　＋４ｄ）、　＋５ｃ
）、　１５ｄｌは端末、α３とＩは時分割多重通信シス
テムで。

両者は互いに異なる多重化形式を持つものである。

第５図で、二つのシステムｆ１３　ｆｌ４は端末インタ
フェースを介して接続されている。即ち。

一方のシステムから児て他方のシステムは端末と見える
ような接続方式である。第６図は二つのシステム０３［
１４１の接続部分の詳ＭＩヲ示している。第５図で＋１
０ｃ１．　ｆｌｏｄ）、　ｔ１５ｃｌ、　ｆ１５ｄ）は
それぞれ端末インタフェース、　　＋１６ｃ１、　ｆ１
６ｄｌ　Ｖｉ二つのシステム間ヲ接続するケーブルを示
している。このような方式では、二つのシステム間で接
続される端末数が多い場合、多量のケーブルを必要とす
る欠点、及びそれぞれのシステムで多量の端末インタフ
ェースカードを必要とする欠点、さらに二つの時分割多
重システムを接続するために、Ｖ続点で両方のシステム
の時分割多重信号ｆｔ　ｆｉｌ　ｆｔ必要とし、経済的
でない欠点があった。経済性の問題を解決する一つの方
式として、第７図に示す接続方法が考えられる。

第７図で一方の時分割多重システムはその通信回線（２
）への出口が他方のシステム０３の端本インタフェース
に接続される。即ち、一方のシステムの時分割多重信号
は他方のシステムで端末データとしてその１ま伝送され
る。

このようにする事により、見掛は上、二つのシステムは
接続された事になるが、この場合、一方のシステムに接
続された端末は他方のシステムに接続された端末とは通
信出来々い問題がある。例えば、第７図で端末（４ｃ）
　＋４ｄｌは端末１５ｃ）　＋５ｄｌと通信可能である
が、端末（５ａｌ　（５ｂ）とは通信できない。

本発明はこのような従来の方式の欠点を克服するために
なされたもので、その目的は一方ノ時分割多重化システ
ムのマルチフレーム（９）で運ばれる情報を他方のシス
テムのマルチフレーム（９）に乗せ替える事により１両
方のシステム＜１３０４）に接続きれた端末間の通信を
可能とする事にある。

〔問題点を解決するための手段〕

本発明は、一方の時分割多重化装置に時分割多重信号変
換回路を設け、この回路を介してイ…方の時分割多重伝
送システムと接続するようにしたものである。

〔作用〕

時分割多重信号変換回路は、１個のメモリ上に多数のバ
ッファを設け、一方の時分割多重信号の各チャネルをこ
のバッファを介して、他方の時分割多重信号の各チャネ
ルに変換し２．経済的な相互接続を実現する。

〔実施例〕

第８図は本発明の実施例を示している。第８図でａηは
本発明にかかる時分割多重信号変換回路である。第８図
のシステムでは時分割多重信号変換回路＋１７１により
、一方の時分割多重信号を他方の時分割多重信号に直接
変換するため、接続点で両方のシステムの時分割多重化
装＊ｍ１！−必喪とせず、どちらか一方のシステムの装
置１台に本発明にかかる時分割多重信号変換回路ａｎを
実装すればよい。また。

二つのシステムα３（１４１間の接続は一方のシステム
の通信間＄＋２１を直接９時分割多重信号変換回路αＤ
に接続するだけなので、従来の方式のように、多量のケ
ーブルや端末インタフェースカードを必要としない。

第９図は本発明にかかる時分割′＋重倍信号変換回路１
７１の内部構成を示している。第９図において、四は多
重回紳バッファ、Ｑυは制御回路である。多重回線バッ
ファ■は一方の回線から受信した時分割多重信号を個別
のチャネル信号に分解して各チャネルごとに設けられた
ＦＩＦＯバッファに収容し、他方の回線の内部パスａυ
で送信タイミングが来た時点で当該チャネルのＦＩＦＯ
バッファからデータを読み出し１通信回線に送り出すも
のである。

制御回路ＱＤは通信間１（２１のチャネル割当て情報及
びチャネル番号と前記ＦＩＦＯバッファとの対応関係の
情報を保持している。

第１図は多重回線バッファの内部構成を示している。第
１図で、ａｎＦｉデータメモリ、　０１）はアドレスレ
ジスタ、（至）はポインタメモリ読み出しセレクタ、ａ
３ｒｉインクリメンタ、０４はポインタメモリ、＠はポ
インタメモリ書き込みセレクタ、Ｃ！Ｂは人力データ、
＠は出力データ、＠は制御信号、０！１はバッファ番号
入力。

冊は読み出しポインタ、卿は書き込みポインタである。

データメモリ（１）は複数のＦＩＦＯバッファに固定的
に分割して用いられる。−例として、ここではデータメ
モリ’ｉ６４にビットとし。

これを２５６のＦＩＦＯバッファに分割して用いる場合
について説明する。各ＦＩＦＯバッファの大きさは２５
６ビツトとなる。本発明ではこの２５６個のＦＩＦＯバ
ッファを多重化されている個々のチャネルに割当て、一
方の通信回線（２）から時分割多重信号を受信して。

その回線のチャネル割当て情報に基づいて個別のチャネ
ル信号に分離し、チャネルに対応したＦＩＦＯバッファ
に入力する。一方９通信回線（２）で送信する場合、送
信タイミングにより定まるチャネル番号から対応するＦ
ＩＦＯバッファを割出し、当該ＦＩＦＯバッファから１
ビツト取出して通信回線（２）に送り出す。第１図で受
信データは入力データ■とじて多重回奪バッファ（至）
に入力される。時分割多重信号変換回路ａη内の制御回
路？２９はチャネル番号と入力指示をそれぞれバッファ
番号入力（至）と制御入力（至）に設定する。入力され
たチャネル番号はポインタメモリ（ロ）においてアドレ
スとなり該当する番地の内容が読み出される。

読み出された内容は当該チャネルに対応するＦＩＦＯバ
ッファの読み出しポインタ（社）と書込みポインタ０Ｉ
ｌである。ＦＩＦＯバッファはデータメモリ（至）を固
定的に分割して得られた２５６　ビットの領域を循環的
に使用する事によシ実現する。

第１０図はこのデータメモリ（７）の読み出しと書き込
み方法を示している。第１０図で（４３はＦＩＦＯバッ
ファに蓄積されたデータを示している。新しくＦＩＦＯ
バッファにデータが入力されると、このデータはデータ
メモリ（至）内で書込みポインタ＋４１）の指す番地に
ストアされる。データがストアされると、１１込みポイ
ンタ卿は値が１だけ増加する。但し、増加後の値が２５
５　を越えた場合は値が０に戻される。これＨＦＩＦＯ
バッファの大きさが２５６ビツトである事による。ＦＩ
ＦＯバッファからデータを読み出す場合は、読み出しポ
インタ（４Ｉの指す番地から値が読み出される。読み出
し後、読み出しポインタ（４Ｇの値は１だけ増加され、
増加後の値が２５５を越えた場合は書込みポインタ＠Ｄ
の場谷と同じく、その値は０に戻される。読み出しポイ
ンタは常に書込みポインタを追いかけるように働き、Ｖ
込みポインタと読み出しポインタとの差がＰＩＦＯバッ
ファにストアされたデータの数を示している。第１図で
、ポインタメモリ（ロ）から読み出され次書込みポイン
タ（ＩＩｌと読み出しポインタ（６）はポインタメモリ
読み出しセレクタ曽に入力され、ここでデータの入力指
示の場合は書込みポインタ（４１１が選択され、データ
の出力指示の場合は読み出しポインタＧｌ［）が選択さ
れる。選択されたポインタはアドレスレジスタ（１１１
の下位８ビツトに設定される。アドレスレジスタ６υの
上位８ビツトにはチャネル番号が設定される。この説明
ではＦＩＦＯバッファの大きさを２５６ビツト、チャネ
ルの数を２５６としているので、ポインタ及びチャネル
番号はそれぞれ８ビツトで表現される。したがって、ア
ドレスレジスタは１６ビツト幅となり、６４にビットの
データメモリ全域をアドレス指定できる。アドレスレジ
スタ圓の内容がデータメモリ■に対しアドレスとして与
えられ、この番地に入力データ（至）がストアされる。

アドレスレジスタ（至）の上位にチャネル番号が設定さ
れる墨によシ、各チャネルは連続した独立のバッファ領
域を持つ。一方、ポインタメモリ読み出しセレクタ（至
）により選択されたポインタはインクリメンタΩにも設
定される。ここでポインタの値はインクリメントされ、
その結果がポインタメモリ書込みセレクタ（至）を通っ
て１元のポインタメモリ（ロ）に書込まれる。このよう
にして、データが入力されると、書込みポインタ圓の指
す番地にデータがストアされ、ポインタが吏耕される。

以上はデータの入力について説明したが、データの出力
についても同様で、バッファ奇岩入力Ｃ３９にチャネル
番号、制御入力（至）に出力指示が設定されることによ
り、出力データＧｅｌに当該ＦＩＦＯバッファの内容が
読み出される。

第８図で時分割多重信号変換回路（Ｉ７１が１以上説明
した多重回線バッファＣ！［ｊｋ上シと下りの両方に用
いる事により９時分側条重信号変換回路＋１７１は、最
大２５６チヤネルの時分側条ｌされた信号を別の時分割
多重信号に変換することができる。第８図の制御回路Ｃ
２１１は両方の回線の送受信タイミングから該当するチ
ャネル番号を割出し、多重回線バッファ■に対しチャネ
ル番号と入力または出力指示を与える。

以上の説明では多重回線バッファ（１）を上りと下りで
別々に用いる場合について説明したが、この発明はこれ
に限らず、上りと下りで多重回線バッファＣ３Ｊを共用
してもよい。第１１図はこのような場合の時分割多重信
号変換回路α力の構成例を示している。第１１図で（６
）は入力選択、ｕＪは出力選択である。制御回路ＱＢは
二つの時分割多大回線の割当て情報を把握し、１クロッ
ク時間中に、それぞれの時分割多重回線について、多重
回線バッファ■に対し読み出しと書込みを指示する。し
たがって。

多重回線バッファは高速動作が必要となる。

また制御回路ｃ！Ｄは入力選択（６）と出力選択（４３
を制御して、多重回線バッファ（４）の入力と出力を二
つの回線に去り分ける必要が有る。

なお以上は、６４ビツトのデータメモリを２５６チヤネ
ンに分割して用いる場合について説明したが、この発明
はこれに限らず、任意の大きさのメモリを任意のチャネ
ル数に分割して用いてよい。

〔発明の効果〕

以上のように１本発明Ｋかかる時分側条１信号変洪回路
（ＩＴＪを用いれば、異なる二種類の形式を持つ時分側
条ｌシステム全端末インタフェースを介する事なく相互
接続する事が出来、システムを経済的に構成出来る利点
がある。

【図面の簡単な説明】

第１図は多重回線バッファの内部構成図、第２図は従来
の時分割多室化装置の構成図、第３図はマルチフレーム
による伝送例を示す図、第４図は時分割多重化装置の内
ｇ構成図、第５図は従来の装置による多重化形式の異な
るシステム間の相互接続の構成例を示す図、第６図は多
重化形式の異なるシステムの接続す分を示す図、第７図
は従来の装置による接続方法図、第８図は本発明の実施
例を示す構成図、第９図は本発明忙かかる時分割多重信
号変換回路の内部構成図、第１０図はデータメモリの読
出しと蓄込み方ｆｆ：ｔｌ−示す図、第１１図は多宣回
森バッファを共用した場合の時分割多重信号変換回路の
構成例である。 （１１は時分側条ｌ化装置、（２１は通信回線、　　（
４ａ）、　（４ｂ）、　ｔ５ａ）、　１５ｂ）は端末、
（６）はフレーム、（７１は端末（４ａ）のデータ、（
８）は端末（４ｂ）のデータ、（９）はマルチフレーム
、　　１ｌＯａ）、　（１０ｂ）、　（Ｌｏｃｋ、　＋
１０ｄＪｔｉ端末インタフエース、　ａｌｌは内部バス
。 ａｚは通信回線インタフェース、（１３とＩは時分割多
重通信システム、　　＋１５ｃ１．１１５ｄ）は端末イ
ンタフェース、　　ｔ１６ｃ）、　１１６ｄ）はケーブ
ル、（Ｉηは時分割多重信号変換回路、■は多重回線バ
ッファ、　Ｇ！１１は制御回路、ＣＩ）はデータメモリ
、０９はアドレスレジスタ、（至）はポインタメモリ読
み出しセレクタ、（至）はインクリメンタ、（ロ）はポ
インタメモリ、（至）はポインタメモリ書込みセレクタ
。 （至）は入力データ、（ロ）は出力データ、＠は制御信
号、＠はバッファ番号入力、（４Ｑは読出しポインタ、
　（４１）は書込みポインタ、（６）は入力選択、６３
は出力選択である。 なお１図中、同一符号は同一、又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 複数チャネルの情報を時分割により多重伝送する通信回
   線を複数収容する通信装置において、データを記憶する
   データメモリ、このデータメモリ内に複数設けられるバ
   ッファごとの書込みポインタと読み出しポインタとを保
   持するポインタメモリ、前記データメモリの読み出し又
   は書込みを行う際のアドレスを保持するメモリアドレス
   レジスタ、入力されたバッファ番号と書込み又は読み出
   しポインタを前記ポインタメモリから読み出す手段、読
   み出された書込み又は読み出しポインタの値を１つ増加
   させてポインタメモリの元の番地に記憶させる手段、書
   込み指示の場合、メモリアドレスレジスタの上位にバッ
   ファ番号、メモリアドレスレジスタの下位に前記ポイン
   タメモリより読み出した書込みポインタを設定し、この
   メモリドレスレジスタの内容を番地として、入力データ
   をデータメモリに記憶する手段、読み出し指示の場合、
   メモリアドレスレジスタの上位にバッファ番号、下位に
   前記ポインタメモリから読み出した読み出しポインタを
   設定し、このアドレスレジスタの内容を番地としてデー
   タメモリを読み出し、読み出したデータを出力する手段
   、とにより構成される多重回線バッファと、通信回線上
   で多重化されたチャネルの番号と前記多重回線バッファ
   のバッファ番号との対応関係を保持する手段を設け、通
   信回線で情報を受信して、その情報の属するチャネル番
   号から前記対応関係を保持する手段により対応するバッ
   ファ番号を割出し、前記多重回線バッファにこのバッフ
   ァ番号と書込み指示を与え、前記受信情報を前記多重回
   線バッファの入力データとする手段。 通信回線に情報を出力するときに、前記対応関係を保持
   する手段によりチャネル番号からバッファ番号を割出し
   、前記多重回線バッファにこのバッファ番号と読み出し
   指示を与え、前記多重回線バッファが前記データメモリ
   を読み出す事により出力したデータを当該通信回線の当
   該チャネルの情報として送信する手段とを設け、前記対
   応関係を保持する手段で、ある通信回線のチャネルの情
   報を受信してこれを入力する前記多重回線バッファのバ
   ッファ番号と別の通信回線でチャネル情報の送信時に前
   記多重回線バッファ内の読み出すバッファ番号を等しく
   設定することにより、当該通信回線の当該チャネル間の
   情報伝送を行うことを特徴とする時分割多重信号変換回
   路。