JPH01145816A - Wet etching - Google Patents

Wet etching

Info

Publication number
JPH01145816A
JPH01145816A JP30309287A JP30309287A JPH01145816A JP H01145816 A JPH01145816 A JP H01145816A JP 30309287 A JP30309287 A JP 30309287A JP 30309287 A JP30309287 A JP 30309287A JP H01145816 A JPH01145816 A JP H01145816A
Authority
JP
Japan
Prior art keywords
etching
substrate
film
conductive film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30309287A
Other languages
Japanese (ja)
Inventor
Makoto Uchiyama
誠 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP30309287A priority Critical patent/JPH01145816A/en
Publication of JPH01145816A publication Critical patent/JPH01145816A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

PURPOSE:To uniformly, accurately and selectively etch a conductive film by holding the nonetching side of a conductive substrate in a noncontact state from etchant, and advancing a selective etching. CONSTITUTION:The rear face of an Si substrate 4 is held in a noncontact state from etchant 20 during wet etching. Accordingly, even if a conductive film is electrically connected to the substrate 4, the rear face of the substrate 4 is prevented from becoming a cathode electrode, no etching occurs due to dissimilar metal contact with an anode of the conductive film and a cathode of the rear face of the substrate. Thus, with a progress of the selective etching, the conductive film is isolated to a region to become wirings or the like and a wiring pattern electrically connected to the substrate 4 and an insulated wiring pattern are formed. Then, both are similarly etched on the basis of local battery forming action, the uniform etching makes progress, a phenomenon in which special wiring or pad is abnormally thinned is prevented, thereby performing an accurate etching.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えば半導体装置における配線用の金属膜
等を所要のパターンにエツチング形成するウェットエツ
チング法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a wet etching method for etching a metal film or the like for wiring in a semiconductor device into a desired pattern.

(従来の技術) Cウェットエツチング法は、例えば半導体装置にJGノ
る微細加工において、経済性の良さ、阜板へのダメージ
の少ないこと、エツチング選択性の高いこと等の多くの
利点を有している。このため、ウェットエツチング法は
、5μn1ル一ルICl3μmルールtCの一部、コン
パクトディスク、表面弾性フィルタ及びCODセン1す
、圧力セン沓す等の各種デバイスの加工等に広汎に用い
られており、技術の一層の高度化が要求されている。
(Prior art) The C wet etching method has many advantages in microfabrication of semiconductor devices, such as good economy, little damage to the substrate, and high etching selectivity. ing. For this reason, the wet etching method is widely used for processing various devices such as 5 μn 1 rule ICl 3 μm rule TC, compact disks, surface elastic filters, COD sensors, pressure sensors, etc. Further advancement of technology is required.

このような従来のウェットエツチング法としては、例え
ば第6図に示1ような装置を用いたものがある。同図中
、1はエツチング槽であり、エツチング槽1は減圧下で
のウェットエツチングを可能とするため気密に構成され
ている。エツチング槽1には、所定の一定温度に保たれ
たエッチャント2が収容され、基板キt/リア3に保持
された基板(ウェーハ)4がエッチャント2に浸漬され
ている。基板4の主面には、被エツチング対象である金
属膜が絶縁膜を介して形成され、その金属膜トには、選
択エツチングにより所要の配線パターン等を得るために
、フAトリソゲラフイエ程によリパターン化されたフォ
トレジストが予め形成されている。
As such a conventional wet etching method, for example, there is a method using an apparatus as shown in FIG. 6. In the figure, reference numeral 1 denotes an etching tank, and the etching tank 1 is constructed airtight to enable wet etching under reduced pressure. An etching bath 1 contains an etchant 2 maintained at a predetermined constant temperature, and a substrate (wafer) 4 held by a substrate kit/rear 3 is immersed in the etchant 2. A metal film to be etched is formed on the main surface of the substrate 4 with an insulating film interposed therebetween, and the metal film is etched by a photolithography process in order to obtain a desired wiring pattern by selective etching. A repatterned photoresist is previously formed.

気密に偶成されたエツチング槽1は、エッヂヤントガス
トラップ5を有する配管6を介して減圧用の真空ポンプ
7に接続されている。8は真空ゲージ、9はスローリー
ク弁開閉度コントローラ、11はス[1−リーク弁であ
り、これらの真空度コン]・Ll−ル系により、1バツ
ヂのウエツ]−エツチング中、エツチング槽1の減圧状
態は、所望の真空度でほぼ一定に保たれる。即ち、エツ
チング槽1の真空度が真空ゲージ8によりセンシングさ
れ、その真空度の情報を受けたスローリーク弁開閉度コ
ントローラ9によりスローリーク弁11が開開制御され
てエツチング槽1の真空度がほぼ一定に保持される。1
2はエツチング終了検知センサ、13はエツチング終了
検知受信器付きのタイムコントローラであり、エツチン
グ終了検知センサ12によるエツチング終了の検出信号
を受けた後、それまでに要したエツチング時間の約10
〜20%の時間だ【ノ後押しエツチングがなされる。後
押しエツチングは、エツチング残滓を完全に除去し−C
1配線間が短絡してしまういわゆるブリッジ等のトラブ
ルを防止するために不可欠の工程である。
The etching tank 1, which is constructed in an airtight manner, is connected to a vacuum pump 7 for reducing pressure via a pipe 6 having an edge gas trap 5. 8 is a vacuum gauge, 9 is a slow leak valve opening/closing degree controller, and 11 is a leak valve, and these vacuum degree controllers are used to control the etching tank 1 during etching. The reduced pressure state is maintained approximately constant at the desired degree of vacuum. That is, the degree of vacuum in the etching tank 1 is sensed by the vacuum gauge 8, and the slow leak valve opening/closing degree controller 9 that receives the information on the degree of vacuum controls the opening and opening of the slow leak valve 11, so that the degree of vacuum in the etching tank 1 is almost the same. held constant. 1
Reference numeral 2 denotes an etching end detection sensor, and 13 a time controller equipped with an etching end detection receiver.
~20% of the time [no push etching is done. Back-up etching completely removes etching residue -C
This is an essential step in order to prevent problems such as so-called bridges, where one wiring is short-circuited.

なお、エツチング終了検知法としでは電気システムを用
いる方法(電子材料、 lI&1.3. p91 (1
983))や、光を用いるシステtz (特開昭59−
229822号公報)等がある。
Note that the method for detecting the completion of etching is a method using an electrical system (Electronic Materials, I&1.3. p91 (1).
983)) and a system using light
229822), etc.

そして、所望の真空度におGJる減圧状態で、基板4上
の金属膜が選択エツチングされて所望の配線パターン等
が得られる。
Then, under reduced pressure to a desired degree of vacuum, the metal film on the substrate 4 is selectively etched to obtain a desired wiring pattern and the like.

この減圧下でのウェットエツチングは、常圧下でのウェ
ットエツチングに比し、エツチング反応時に気相(気泡
)の発生する系に対しいくつかの利点を有している。こ
のような気泡の発生する系としては、A1Ti¥rの金
属を酸性溶液によりエツチングする系、Si結晶をアル
カリ性溶液によりエツチングする系等多数ある。
Wet etching under reduced pressure has several advantages over wet etching under normal pressure in a system in which a gas phase (bubbles) is generated during the etching reaction. There are many systems in which such bubbles are generated, such as a system in which A1Ti\r metal is etched with an acidic solution, a Si crystal is etched in an alkaline solution, and so on.

ウェットエツチングの際にAΩ等の表面から発生する気
泡が速やかに除去できずに、気泡が長く一定の表面部位
に付着したまま)j;1留すると、それらの部位ではエ
ツチングが進行しないため、エツチング残滓が生じて所
望の電極や配線パターンが(;1られないばかりか、ブ
リッジ等が生じてしまう等のトラブルが発生することに
なる。これに対し、常圧下でのウェットエツチングの場
合はエッチIIントを流動させる方法や、基板を回転さ
せる等の方法がとられるが、このようなトラブルを防止
fるために減圧下Cのウェットエツチングは有効である
。つまり、エツチング中に発生ずる気泡を、Ll速に膨
脹させ、速やかに被エツチング物の表面及び基板面から
f!lL脱させることに減圧状態は有効であり、エツチ
ング残滓によるトラブルを防止できる。ざらに、特に撹
拌等を加えなくとも気泡が膨脂し、これが基板全面で多
邑且つ均一に発生りるためエツチング面のリフレッシュ
が行なわれ、同時にエッチ11ントが撹拌されるので、
温度むら。
During wet etching, the air bubbles generated from the surface of AΩ etc. cannot be removed quickly, and the air bubbles remain attached to certain surface areas for a long time. Due to the formation of residue, not only the desired electrodes and wiring patterns cannot be formed, but also problems such as bridging occur.On the other hand, in the case of wet etching under normal pressure, Etch II Methods such as fluidizing the etching agent or rotating the substrate are used, but wet etching under reduced pressure is effective in preventing such troubles.In other words, the bubbles generated during etching are A reduced pressure state is effective in expanding at a speed of Ll and quickly removing f!lL from the surface of the object to be etched and the surface of the substrate, and can prevent problems caused by etching residue. swells and this occurs uniformly in many areas over the entire surface of the substrate, refreshing the etching surface and stirring the etchant at the same time.
Uneven temperature.

温度むらが少なくなり、被エツチング面でエツチングが
均一で良好に行なわれ、さらに複数の基板間での均一性
も良好となる( ?−in −i’ vi料、庵3.p
91 (1983) 、 Journal or El
ectrochemicat  3ociety  v
ol  、  13’2.  D2973  (198
5))。また減圧下でのウェット1ツヂングでは、特に
撹拌等の手段を用いていないため、1ツヂヤントの流動
化、基板の回転等によるフォトレジス]・の剥鰹1を引
起すことが少ない。
Temperature unevenness is reduced, etching is performed uniformly and well on the surface to be etched, and uniformity among multiple substrates is also good (?-in-i'-vi material, Iori 3.p.
91 (1983), Journal or El
electrochemical 3ociety v
ol, 13'2. D2973 (198
5)). In addition, wet 1-setting under reduced pressure does not use any particular means such as stirring, so it is less likely to cause 1-layer fluidization, photoresist peeling 1 due to rotation of the substrate, etc.

なお、第6図の装置を用いて常圧下でのウェットエツチ
ングを行なうこともでき、このときは、真空ポンプ7等
の減IF系、スローリーク弁開閉度コントローラ9等の
真空度コントロール系を非作動状態とずればよい。
Note that wet etching can also be performed under normal pressure using the apparatus shown in Figure 6; in this case, the reduced IF system such as the vacuum pump 7 and the vacuum level control system such as the slow leak valve opening/closing controller 9 must be turned off. It is only necessary to deviate from the operating state.

(発明が解決しようとする問題点) しかしながら、従来のウェットエツチング法にあっては
、得られた配線パターン等に所要の配線幅よりも細くエ
ツチングされてしまう個所が生じて、微m−>法の配線
パターンを均一に精度よくエツチング加工することが丙
難である場合がある。
(Problems to be Solved by the Invention) However, in the conventional wet etching method, some parts of the obtained wiring pattern are etched thinner than the required wiring width. It is sometimes difficult to etch the wiring pattern uniformly and accurately.

所要の配線幅よりも細くエツチングされてしまうような
個所が生じると、半導体装置の信頼性が低下し、また品
質の劣化を171 <ことになる。
If a portion is etched to be thinner than the required wiring width, the reliability of the semiconductor device will decrease and the quality will deteriorate.

上記の問題が発生する1原因としては、次のようなこと
が考えられる。
One possible reason for the occurrence of the above problem is as follows.

即ち、IC等の形成のために用いるAΩ膜等の半導体基
板上の配線は、通常、半導体基板上に設【ノられた絶縁
膜上に形成され、その末端部或いは中間位置で、絶縁膜
に穿設されたコンタクト孔を介して適宜に半導体基板に
接続されている。
In other words, wiring on a semiconductor substrate such as an AΩ film used for forming an IC, etc. is usually formed on an insulating film provided on the semiconductor substrate, and there is a layer on the insulating film at the end or middle position. It is appropriately connected to a semiconductor substrate via a drilled contact hole.

その結果、エツチングの進行に伴って配線等となる領域
が分離されてくると、半導体基板に対し電気的に接続さ
れている配線と、絶縁されている配線とが生じることに
なる。例えば、キャリアソースとしてリン又はボ[1ン
等のp形又はp形となるイオンを所要濃度含んだ81基
板の主面に8102膜を形成し、この5102膜の所要
部位にコンタクト孔を開孔してそのSiO2膜上の△Ω
膜による配線及び電極により各トランジスタ素子等を接
続するようにしで構成されたICにおいては、配線が出
力ライン側では3i基板と電気的に接続されている一方
で、入力ライン側は絶縁されているというような場合が
ある。
As a result, as the etching progresses, regions that will become wiring etc. are separated, resulting in some wiring being electrically connected to the semiconductor substrate and other wiring being insulated. For example, an 8102 film is formed on the main surface of an 81 substrate containing a required concentration of p-type or p-type ions such as phosphorus or boron as a carrier source, and contact holes are opened in desired parts of this 5102 film. △Ω on the SiO2 film
In an IC configured with film wiring and electrodes connecting each transistor element, the wiring is electrically connected to the 3i substrate on the output line side, while the input line side is insulated. There are cases like this.

そして、上記のような3il板−FのAfl膜を燐酸系
の酸性溶液でつ1ツトエツチングする場合には、エツチ
ングの初期においては、AΩ膜の大部分は出力ライン側
と入力ライン側とに分Hされていないため、AQ膜とS
i基板間で異種金属接触作用によるエツチングと、A 
fl IIQ上に形成される局部電池形成作用によるエ
ツチングとにより、AfJ膜はアノード側でカチオンと
なって溶解し、3i1板裏面のカソード側では水素ガス
が発生する。次いで、エツチングが進行してAΩ膜が各
配線等に分離されると、3i基板に通じている出力ライ
ン側は、初期のエツチングと同様に、異種金属接触作用
によるエツチングと、局部電池形成作用によるエツチン
グとでエツチングが促進され進行されるが、3i基板に
通じていない入力ライン側では、局部電池形成作用によ
るエツチングのみとなり(楢岡等、「フオトエツf−ン
グと微細加工」p94.総合電子出版、552)、入力
ライン側に比べて出力ライン側のエツチング速度が速く
なり、配線がより細く加工されるものと考えられる。
When etching the Afl film of 3il plate-F as described above with a phosphoric acid-based acidic solution, most of the AΩ film is separated into the output line side and the input line side at the initial stage of etching. Since it is not H, the AQ film and S
Etching due to the contact action of different metals between i-substrates, and A
Due to etching caused by the local cell forming action formed on fl IIQ, the AfJ film becomes cations and dissolves on the anode side, and hydrogen gas is generated on the cathode side on the back surface of the 3i1 plate. Next, when the etching progresses and the AΩ film is separated into each wiring, etc., the output line side leading to the 3i substrate is etched by the contact effect of dissimilar metals and by the local battery formation effect, as in the initial etching. Etching is accelerated and progresses, but on the input line side that does not lead to the 3i substrate, etching only occurs due to the local cell formation effect (Naraoka et al., "Photoetching and Microfabrication", p. 94. General Electronic Publishing). , 552), it is thought that the etching speed on the output line side is faster than on the input line side, and the wiring is processed to be thinner.

そして、常圧下での発生水素気泡をエッチャントの撹拌
等によりエツチング表面から離脱させながらのウェット
エツチングにJ3いては、上記配線の電気的パターンの
相異によるエツチング作用の差に基づき、15定の配線
(」上記の例では出力ライン側の配線)が数%程度細り
、さらに30torr以下の減圧下におけるウェブ1−
 ’、cツヂングを行なうと特定の配線が最大で40%
程度も異常に細くなってしまう。
In wet etching, hydrogen bubbles generated under normal pressure are removed from the etched surface by stirring the etchant, etc. In J3, based on the difference in etching effect due to the difference in the electrical pattern of the wiring, 15 constant wiring (In the above example, the wiring on the output line side) becomes thinner by several percent, and furthermore, the web 1-
', When performing C tzing, specific wiring is reduced by up to 40%.
It also becomes abnormally thin.

この発明はこのような従来の問題点に着目してなされた
らので、導電性基板上に絶縁膜を介して形成されるとと
もに部分的に当該導電性基板に接続されている導電性膜
を均一に精度よく選択エツチング液グることのできるウ
ニ[ブトエツチング法を提供することを目的とする。
This invention was made by focusing on such conventional problems, and therefore, it is possible to uniformly spread a conductive film formed on a conductive substrate via an insulating film and partially connected to the conductive substrate. An object of the present invention is to provide a sea urchin buttocks etching method that allows selective etching liquid to be selected with high precision.

[発明の構成] (問題点を解決するための手段) この発明は上記問題点を解決するために、導電性も(板
に形成された絶縁膜上に設けられる導電性膜を被エツチ
ング対象として選択エツチングにより所要のパターンを
形成するウェットエツチング法において、前記導電性基
板のに非エツチング側をエツチング液から非接触状態に
保持して前記選択エツチングを進行させることを要旨と
する。
[Structure of the Invention] (Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides a method of etching a conductive film provided on an insulating film formed on a plate. In the wet etching method for forming a desired pattern by selective etching, the gist is to proceed with the selective etching while keeping the non-etched side of the conductive substrate out of contact with the etching solution.

(作用) 上記構成にJ3いて、導電性基板がエツチング液中にお
いて電極化することが防止され、導電性膜が導電性U仮
に接続されている場合に、導電性膜をアノード、導電性
基板をカソードとする異(小金属接触作用によるエツチ
ング作用の発生が防止される。したがって、選択エツチ
ングにより形成される所要の各パターンが、導電性基板
に対し電気的に接続又は非接続となるものであっても、
ウェットエツチングの間中、これらの各パターンはIV
部電池形成作用のみによる同一のエツチング作用を受【
)て均一なウェットエツチングが進行し、特定のパター
ンのみが細ることが防止されて精度のよい土ツチング加
■がなされる。
(Function) With J3 in the above configuration, the conductive substrate is prevented from becoming an electrode in the etching solution, and when the conductive film is temporarily connected to the conductive U, the conductive film is used as the anode, and the conductive substrate is used as the anode. This prevents the occurrence of etching effects due to small metal contact effects with the cathode. Therefore, each required pattern formed by selective etching can be electrically connected or disconnected to the conductive substrate. Even though
During wet etching, each of these patterns
The same etching effect is caused only by the cell formation effect.
), uniform wet etching progresses, preventing thinning of only a specific pattern, and achieving highly accurate etching.

(実施例) 以下、この発明の実fM IAを回向に3,1づいC説
明する。この実施例は、導電性基板としての3 i L
4板上にSiO2膜を介して形成された配線用のΔΩ等
膜のウェブ1へエツチング液に適用されている。
(Example) Hereinafter, an actual fM IA of the present invention will be explained in detail. This example uses 3 i L as a conductive substrate.
An etching solution is applied to a web 1 of a ΔΩ film for wiring formed on a fourth board via a SiO2 film.

第1図及び第2図は、この弁明の第1実施例を示jj図
である。
FIGS. 1 and 2 are diagrams showing a first embodiment of this explanation.

まず、この実施例に適用される装置等から説明すると、
ウェブ]・エツチング装置としては、全体的には前記第
6図に示したものとほぼ同様のものが用いられ、基板キ
レリヤの部分のみが第1図及び第2図に示すようなSi
u板の非エツチング側をエツチング液から非接触状態に
保持する機能を備えた基板ホルダに置換えられている。
First, we will explain the equipment etc. applied to this example.
As for the etching apparatus used, the one generally similar to that shown in FIG.
It has been replaced with a substrate holder that has the function of keeping the non-etching side of the U-plate out of contact with the etching solution.

即ら、第1図及び第2図中、15は碗状の吸引器支持体
であり、テフロン、ガラス等のそのエツチング系に応じ
た耐エッチセント性を有する材質からなる剛体で作製さ
れている。吸引盤支持体15の内側には、3i7Ji4
の基板寸法に対応したくぼみ加工が施されてソケット部
15aが形成され、その中心部に吸引孔16が穿設され
ている。
That is, in FIGS. 1 and 2, 15 is a bowl-shaped suction device support, which is made of a rigid body made of a material such as Teflon or glass that has etchant resistance depending on the etching system. . Inside the suction disk support 15, 3i7Ji4
A recess corresponding to the dimensions of the board is formed to form a socket portion 15a, and a suction hole 16 is bored in the center of the socket portion 15a.

吸引孔16に、十分な機械的強度を有する吸引管17が
接続され、その吸引管17の先に図示省略の吸引手段が
接続されている。
A suction tube 17 having sufficient mechanical strength is connected to the suction hole 16, and a suction means (not shown) is connected to the tip of the suction tube 17.

そして、吸引器支持体15の内側に、Si基板4の裏面
を吸引保持するための吸引盤18が取付1ノられている
。吸引盤18は、ふっ素ゴム系の合成ゴム等の7レギシ
ブルで且つ耐エッチセント性を右する材質で作製され、
吸引器支持体15の内面との間には、常圧近傍の空気が
気密に閉じ込められた気密空間部19が形成されている
。この気密空間部19を設けることにより、エツチング
槽内が減圧されても、当該吸引盤18によるS1λ(板
4の吸引力が低下してSi基板4が離脱したり、吸引1
18側にエツチング液(エッチャント)20の侵入する
ことが防止されるようになされている。
A suction disk 18 for suctioning and holding the back surface of the Si substrate 4 is mounted inside the suction device support 15. The suction disk 18 is made of a material that is stable and has good etchant resistance, such as fluororubber-based synthetic rubber,
An airtight space 19 is formed between the suction device support 15 and the inner surface thereof, in which air near normal pressure is hermetically confined. By providing this airtight space 19, even if the pressure inside the etching tank is reduced, the suction force of the suction plate 18 (S1λ) (the suction force of the plate 4 decreases and the Si substrate 4 is detached, or the suction 1
The etching liquid (etchant) 20 is prevented from entering the etchant 18 side.

また、吸引器支持体15と吸引管17との間には、適宜
に支持棒21が)I)渡されて、吸引器支持体15に対
する機械的支持強度が高められている。
Further, a support rod 21 is appropriately passed between the aspirator support 15 and the suction tube 17, so that the mechanical support strength for the aspirator support 15 is increased.

そして、鉛直に配買された吸引管17を中心として、そ
の周りに上述のように構成された基板ホルダが複数個取
付けられて1バツチで複数枚の3i基板4がエツチング
処理できるようになされている。
A plurality of substrate holders configured as described above are attached around the vertically arranged suction pipe 17, so that a plurality of 3i substrates 4 can be etched in one batch. There is.

次に、上述の装置等を使用して、AΩ膜等の導電性膜を
所要の配線パターン等に・ウェットエツチングする方法
及びその作用を説明づ−る。
Next, a method of wet etching a conductive film such as an AΩ film into a desired wiring pattern using the above-mentioned apparatus and the like and its operation will be explained.

Si基板4の主面には、絶縁膜としてのSiO2膜が形
成され、そのSiO2膜−1ニに被−[ツヂング対染で
ある/’l膜等の導電性膜が所要の厚さに堆積されてい
る。SiO2膜の所要部位には、コンタクト孔が開孔さ
れ、34電性膜は、そのコンタクト孔の部分で、S i
 It板4に部分的に接続されている。そして、導電性
膜の上には、フォトリソグラフィ工程により、選択エツ
チング液の所要のフォトレジストパターンが予め形成さ
れている。
A SiO2 film as an insulating film is formed on the main surface of the Si substrate 4, and a conductive film such as a coating film is deposited to a required thickness on the SiO2 film-1. has been done. A contact hole is opened in a required part of the SiO2 film, and the 34-electroconductive film is made of SiO2 at the contact hole.
It is partially connected to the IT board 4. A required photoresist pattern of a selective etching solution is previously formed on the conductive film by a photolithography process.

)Aトレジストパターンは、選択エツチング後に、Si
基板4に対し上記のコンタクト孔を介して電気的に接続
される配線パターンと、絶縁される配線パターンとが形
成されるようなパターンとなっている。
)A resist pattern is Si after selective etching.
The pattern is such that a wiring pattern is electrically connected to the substrate 4 through the contact hole, and a wiring pattern is insulated.

そして、上記のように準備されたSi基板4が、常圧下
の空気中において吸引盤支持体15におけるソケット部
15a1.:hlff込まれ、その裏面側が吸引管17
を介して吸引手段により、エツチング槽の内圧よりも十
分低い圧力となるように吸引されて赫板ホルダに保持さ
れている。このようにして3i基板4の裏面は、エツチ
ング液20と非接触状態となるように保持される。
Then, the Si substrate 4 prepared as described above is placed in the socket portion 15a1 of the suction disc support 15 in air under normal pressure. :hlff is inserted, and the back side is the suction tube 17
The etching chamber is sucked by a suction means to a pressure sufficiently lower than the internal pressure of the etching tank, and is held in the plate holder. In this way, the back surface of the 3i substrate 4 is held so as not to be in contact with the etching solution 20.

そして、上記のような態様で基板ホルダに保持された3
i基板4がエツチング液20中にF2 Fjされ、減圧
下或いは常圧下において導電性膜の選IR1ツヂングが
開始される。
3 held on the substrate holder in the manner described above.
The i-substrate 4 is exposed to F2 Fj in the etching solution 20, and selective IR1 etching of the conductive film is started under reduced pressure or normal pressure.

このとき、ウェットエツチングされる間中、Si基板4
の裏面はエツチング液20から非接触状態に保持される
。したがって、導電性膜が3i塁板4に電気的に接続さ
れていCも、Si基板4の裏面がカソード電極となる電
極化が防止され、導電性膜をアノード、Si基板4の裏
面をカソードとする異種金属接触作用によるエツチング
が生起しないことになる。
At this time, during wet etching, the Si substrate 4
The back surface of the substrate is kept out of contact with the etching solution 20. Therefore, even when the conductive film is electrically connected to the 3i base plate 4, electrodeization in which the back surface of the Si substrate 4 becomes the cathode electrode is prevented, and the conductive film is used as the anode and the back surface of the Si substrate 4 is used as the cathode. This means that etching due to the contact action of different metals will not occur.

このため、選択エツチングの進行に伴って導電性膜が配
線等となる領域に分離され、3i基板4にスlて電気的
に接続されている配線等のパターンと、絶縁されている
配線等のパターンとが生じて゛も、何れの配線等のパタ
ーンも局部電池形成作用に基づくエツチング作用のみに
よる同一のエツチング作用を受けて、均一なウェットエ
ツチングが進行し、特定の配線又はパッド等の部分が異
常に細るという現象が防止されて精度のJ:いエツチン
グ加工がなされる。
Therefore, as the selective etching progresses, the conductive film is separated into areas that will become wiring, etc., and the pattern of wiring, etc. that is electrically connected to the 3i substrate 4 and the area of insulated wiring, etc. are separated. Even if a pattern is generated, all wiring patterns are subjected to the same etching action only by the etching action based on the local battery formation action, and uniform wet etching progresses, causing abnormalities in specific wiring or pads. The phenomenon of thinning is prevented, and etching processing with high accuracy can be performed.

具体例を述べると、3iウエーハ上に5i02膜からな
る絶縁膜を介してスパッタリングにより形成した約1μ
m厚さのAQ/5i(1%)合金膜を、前記第6図の装
置を用いて85wt%燐酸水溶液をエツチング液として
50℃、3Qtorrの減圧下で、81ウエーハの裏面
をエツチング液から非接触とすることなくウェットエツ
チングした場合は、3i基板に電気的に接続されている
配線及びパッド等の幅が、絶縁されていないものに比べ
、最大で40%程度細く形成されたが、第1図に示す基
板ホルダを用いて3i基板の裏面を1ツヂング液から非
1g触状態として、上記と同−条fIr:ウエットエツ
ヂングした場合は、異常細り現象は大幅に減少した。ま
た、圧力のみを常圧として、他は上記と四−〜条件にし
てこの実施例を適用した場合は、異常細り減少は仝くみ
られなかった。
To give a specific example, about 1μ was formed on a 3i wafer by sputtering through an insulating film made of a 5i02 film.
An AQ/5i (1%) alloy film with a thickness of 50° C. was removed from the etching solution using the apparatus shown in FIG. When wet etching was performed without contact, the width of the wiring and pads electrically connected to the 3i substrate was formed to be about 40% narrower than that of non-insulated ones, but the first When the back side of the 3i substrate was wet etched using the same substrate holder shown in the figure and exposed to 1 g of etchant, the abnormal thinning phenomenon was significantly reduced. In addition, when this example was applied with only the pressure being normal pressure and the other conditions as described above, no abnormal thinning reduction was observed.

次に、第3図には、この発明の第2実施例を示寸。Next, FIG. 3 shows the dimensions of a second embodiment of the present invention.

この実施例は、導電性基板としての81基扱4等の裏面
をエツチング液から非接触状態に保持する手段として、
その3il仮4等の裏面に耐1ツチングパツシベーシヨ
ン膜22を形成するようにしたものである。
In this embodiment, as a means for keeping the back side of 81 substrates 4, etc. as conductive substrates out of contact with the etching solution,
A one-punch-resistant patching film 22 is formed on the back surface of the 3il temporary 4 and the like.

第3図の(A)に示す耐エツチングパッシベーション膜
22としては、所要時間のエツチングの間中、エツチン
グ液に侵されずにピンホールやクラックの生じない材質
のものが使用される。エツチング液が前述のように燐酸
系のものであれば、所要厚みの5i02膜等の無機膜を
用いることができる。このSiO2膜は、LPGVD、
プラズマCVD、蒸着、熱酸化スパッタリング等の通常
の手段により形成される。また、フォトレジスト等の有
機系の硬化膜を用いることしできる。
The etching-resistant passivation film 22 shown in FIG. 3A is made of a material that will not be attacked by the etching solution and will not cause pinholes or cracks during the etching process for the required period of time. If the etching solution is a phosphoric acid-based etching solution as described above, an inorganic film such as a 5i02 film having a required thickness can be used. This SiO2 film is made by LPGVD,
It is formed by conventional means such as plasma CVD, vapor deposition, and thermal oxidation sputtering. Alternatively, an organic cured film such as photoresist can be used.

この実施例によれば、3i基板4等の裏面に直接、耐エ
ツチングパッシベーション膜22が形成されるので、基
板主1シリア3として、前記第6図の装置にお【プるも
のと同様の基板表彎開放形のものを用いることができる
という利点を有している。
According to this embodiment, the etching-resistant passivation film 22 is formed directly on the back surface of the 3i substrate 4, etc., so that the same substrate as that used in the apparatus of FIG. It has the advantage that an open-curvature type can be used.

第30の(13)は、上記のrl根キ11リア3を、さ
らに有効に使用できるようにしたものであり、2枚の3
i基板4等の裏面同士を、接着剤系の耐エッチングバツ
シベーシ」ン膜22を用いて接着するようにしたもので
ある。
The 30th item (13) is a version of the above rl root key 11 rear 3 that can be used more effectively, and is made by using two 3 pieces.
The back surfaces of the i-substrates 4 and the like are bonded to each other using an adhesive-based etching-resistant base film 22.

接着剤系の耐エツチングパッシベーション膜22として
は、例えばシリコン高分子系、ふっ素を含む高分子系の
ものが用いられている。また、■ッヂング終了後の基板
同士の剥離を容易にするために、裏面同士を対接させた
2枚のS i ESSi2の周囲の部分のみに耐エツチ
ングパッシベーション膜22どしての接着剤を塗イロす
るようにしてらよい。
As the adhesive-based etching-resistant passivation film 22, for example, a silicone polymer type or a fluorine-containing polymer type is used. In addition, in order to facilitate the separation of the substrates after the completion of the padding, an adhesive such as an etching-resistant passivation film 22 is applied only to the surrounding area of the two Si ESSi 2 whose back surfaces are in contact with each other. You should try to make it fun.

第4図及び第5図には、この発明の第3実施例を示す。4 and 5 show a third embodiment of the invention.

この実tri例は、Si基扱4等の天面をエツチング液
から非接触状態に保持する手段とし−で、前記第2実施
例の場合と同様に2枚の阜扱を裏面同士を合わせた上で
、これを保持治具を用いて保持させるようにしたもので
ある。
In this actual trial example, the top surface of the Si-based material 4, etc. is kept in a non-contact state from the etching solution, and the back surfaces of the two films are brought together in the same manner as in the second embodiment. This is held using a holding jig.

第4図及び第5図中、23a、23【)は、対象的に形
成された円環状の保持治具であり、テフし1ンbb<は
ガラス等の剛性+a y’t Q作製されている。
In Figs. 4 and 5, 23a and 23[) are symmetrically formed annular holding jigs. There is.

2個の保持治具23a、23bの対接部には、かみ合わ
せ部24が形成され、そのかみ合わせ部24の部分には
、エツチング液の侵入防止用のシーリングシート25が
配置されている。26は円環状のシールリングであり、
耐エッチ17ンl−性を右するふっ素ゴム等のゴム系+
A冒のムので作製されている。
An engaging portion 24 is formed at the opposing portions of the two holding jigs 23a and 23b, and a sealing sheet 25 for preventing etching liquid from entering is disposed at the engaging portion 24. 26 is an annular seal ring;
Rubber-based materials such as fluoro rubber that improve etch resistance
It is made in the name of A.

27は締具であり、ポルl−2E3及びナツト29がu
6えられている。
27 is a fastener, and the pole l-2E3 and nut 29 are u
6 has been given.

そして、かみ合せ部24をかみ合せた2個の保持治具2
3a、2])により、裏面同士が対接された2枚のSi
基板4を保持し、締具27におけるポル1へ28及びナ
ツト29を締込むことにより、これらの各部材が精1復
よく一体化され、シーリングシート25及びシーリング
26により、3 i 11板4の裏面側へのエツチング
液のよ−わり込みが防止される。而して3 i 1.を
板4の裏面がエツチング液から非接触状態に保持されて
被エツチング対象である3i1板4の表面部の導電性膜
のエツチングが高精度になされる。
Then, the two holding jigs 2 with the engaging portions 24 engaged with each other
3a, 2]), two Si sheets with their back surfaces facing each other
By holding the board 4 and tightening the bolt 28 and the nut 29 into the hole 1 in the fastener 27, these members are integrated as accurately as possible, and the sealing sheet 25 and the sealing 26 seal the This prevents the etching solution from seeping into the back side. Therefore, 3 i 1. The back surface of the plate 4 is kept in a non-contact state from the etching solution, and the conductive film on the front surface of the 3I1 plate 4 to be etched can be etched with high precision.

[発明の効果] 以上説明したように、この発明によれば、導電性基板の
非1ツブング側をエツチング液から非接触状態に保持し
て選択エツチングを進行させるようにしたので、導電性
基板がエツチング液中において電極化することが防止さ
れ、導電性膜が導電性基板に接続されている場合におい
てのみ生じるエツチング作用が消失する。したがって、
選択エップ−ングにより形成される所要の各パターンが
、導電性基板に対し電気的に接続又は非接続となるもの
ぐあっても、ウェットエツチングの間中、これらの各パ
ターンは、導電性n9が導電性基板に非接続のときに生
じるエツチング作用のみを受tノで均一なウェットエツ
チングが進行し、精度のよいエツチング液工をなすこと
ができるという利点がある。
[Effects of the Invention] As explained above, according to the present invention, selective etching is progressed by keeping the non-etching side of the conductive substrate out of contact with the etching solution. Electrode formation in the etching solution is prevented, and the etching effect that occurs only when the conductive film is connected to the conductive substrate is eliminated. therefore,
During wet etching, each of the required patterns formed by selective etching may be electrically connected or disconnected to the conductive substrate, but during wet etching, each of these patterns is Uniform wet etching is carried out by receiving only the etching action that occurs when the etching is not connected to the active substrate, and the advantage is that it is possible to perform etching liquid processing with high precision.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係るウェットエツチング法の第1実
施例に適用される基板ホルダを一部破断して示す側面図
、第2図は同1.基板ホルダの正面図、第3図はこの発
明の第3実施例に適用される基板裏面をエツチング液か
ら非接触状態に保持する手段を示す側面図、第4図はこ
の発明の第3実施例に適用される基板裏面をエツチング
液から非接触状態に保持する保持治具等を示す側面図、
第5図は同上保持治具等の正面図、第6図は従来のウェ
ットエツチング法に適用される装置を示す構成図である
。 4:Si基板(導電性基板)、 18二基板ホルダの構成部材である吸引盤、20:エツ
チング液、 22:耐エツヂングパッシベーシ」ン股、23a、23
b:保持治具、  27:締具。 代理人  弁理t  三 好  保 男li3図(A)
      第3図(B)第4図       第55
!l 第1図 第2図
FIG. 1 is a partially cutaway side view of a substrate holder applied to a first embodiment of the wet etching method according to the present invention, and FIG. FIG. 3 is a front view of the substrate holder, FIG. 3 is a side view showing means for keeping the back surface of the substrate out of contact with the etching solution applied to the third embodiment of the present invention, and FIG. 4 is the third embodiment of the present invention. A side view showing a holding jig, etc. that holds the back side of the substrate out of contact with the etching solution, which is applied to
FIG. 5 is a front view of the holding jig and the like, and FIG. 6 is a configuration diagram showing an apparatus applied to the conventional wet etching method. 4: Si substrate (conductive substrate), 18 Suction disk which is a component of the two-substrate holder, 20: Etching liquid, 22: Etching-resistant passivation base crotch, 23a, 23
b: Holding jig, 27: Fastener. Attorney Patent Attorney Yasuo Miyoshi Li3 (A)
Figure 3 (B) Figure 4 Figure 55
! l Figure 1 Figure 2

Claims (1)

【特許請求の範囲】  導電性基板に形成された絶縁膜上に設けられる導電性
膜を被エッチング対象として選択エッチングにより所要
のパターンを形成するウェットエッチング法において、 前記導電性基板の非エッチング側をエッチング液から非
接触状態に保持して前記選択エッチングを進行させるこ
とを特徴とするウェットエッチング法。
[Claims] In a wet etching method in which a conductive film provided on an insulating film formed on a conductive substrate is selectively etched to form a desired pattern, the non-etched side of the conductive substrate is etched. A wet etching method characterized by allowing the selective etching to proceed while being kept in a non-contact state with an etching solution.
JP30309287A 1987-12-04 1987-12-02 Wet etching Pending JPH01145816A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30309287A JPH01145816A (en) 1987-12-04 1987-12-02 Wet etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30309287A JPH01145816A (en) 1987-12-04 1987-12-02 Wet etching

Publications (1)

Publication Number Publication Date
JPH01145816A true JPH01145816A (en) 1989-06-07

Family

ID=17916795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30309287A Pending JPH01145816A (en) 1987-12-04 1987-12-02 Wet etching

Country Status (1)

Country Link
JP (1) JPH01145816A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874365A (en) * 1993-11-04 1999-02-23 Nippondenso Co., Ltd. Semiconductor wafer etching method
JP2007153135A (en) * 2005-12-05 2007-06-21 Denso Corp Anti-dazzling device for mobile body
JP2011061030A (en) * 2009-09-10 2011-03-24 Kaneka Corp Crystal silicon-based solar cell

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874365A (en) * 1993-11-04 1999-02-23 Nippondenso Co., Ltd. Semiconductor wafer etching method
US6251542B1 (en) 1993-11-04 2001-06-26 Nippondenso Co., Ltd. Semiconductor wafer etching method
JP2007153135A (en) * 2005-12-05 2007-06-21 Denso Corp Anti-dazzling device for mobile body
JP2011061030A (en) * 2009-09-10 2011-03-24 Kaneka Corp Crystal silicon-based solar cell

Similar Documents

Publication Publication Date Title
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
US20070037310A1 (en) Semiconductor sensor production method and semiconductor sensor
JP2000124299A (en) Manufacture of semiconductor device and semiconductor manufacturing apparatus
JPH10163280A (en) Inspection method and equipment
JPH01145816A (en) Wet etching
US20050215054A1 (en) Feed-through process and amplifier with feed-through
CN110337710B (en) Sacrificial layer for platinum patterning
JPH0269956A (en) Method and apparatus for electrostatically chucking
CN113512698B (en) High-precision silicon-based mask plate and preparation method thereof
JPH0281426A (en) Manufacture of semiconductor device
JP2002508583A (en) Method of manufacturing a wide range membrane mask
CN113512697A (en) High-precision silicon-based mask plate and processing method thereof
JPS59149060A (en) Manufacture of thin-film transistor
JPH11135483A (en) Manufacture of semiconductor device
RU2794560C1 (en) Method for forming bulk silicon elements for microsystem technology devices and a production line for implementing the method
JP3206360B2 (en) Semiconductor substrate etching method and etching apparatus
JPS61281523A (en) Formation of contact
CN112265955B (en) Selective electrochemical etching method for cantilever beam type SOI-MEMS device
JPH01145818A (en) Wet etching
JPS63173331A (en) Manufacture of semiconductor device
JPH01136340A (en) Pressure reduced wet etching method
JPS5982729A (en) Plasma etching method
JPS6040183B2 (en) Novel low-temperature plasma reaction treatment method
JPH08111367A (en) Mask for double sided aligner
JPH01270332A (en) Formation of electrode wiring in semiconductor device