JPH01136340A - Pressure reduced wet etching method - Google Patents

Pressure reduced wet etching method

Info

Publication number
JPH01136340A
JPH01136340A JP29404087A JP29404087A JPH01136340A JP H01136340 A JPH01136340 A JP H01136340A JP 29404087 A JP29404087 A JP 29404087A JP 29404087 A JP29404087 A JP 29404087A JP H01136340 A JPH01136340 A JP H01136340A
Authority
JP
Japan
Prior art keywords
etching
pressure
film
wiring
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29404087A
Other languages
Japanese (ja)
Other versions
JPH079901B2 (en
Inventor
Makoto Uchiyama
誠 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP62294040A priority Critical patent/JPH079901B2/en
Publication of JPH01136340A publication Critical patent/JPH01136340A/en
Publication of JPH079901B2 publication Critical patent/JPH079901B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To reduce dispersion in widths of metal wirings, which are formed by etching, by changing pressure reducing conditions during one trial of etching. CONSTITUTION:When etching liquid 2 becomes a specified operating temperature, a wafer carrier 5 and wafers 6 are immersed in the etching liquid 2 together. Then the surface of part of the Al/Si (1%) film is dissolved and reacted, and etching is made to progress. The pressure reducing conditions in the etching are as follows: initial pressure is set at P1; the pressure is decreased to P2 during a specified period theta1; the pressure is kept at P2 for a specified interval theta2; and the pressure is returned to P1 again during a period theta3. The change of the pressure is repeated until the finish of the etching several times periodically. The pressure reduction is performed by operating a rotary vacuum pump 10 in controlling the operation. The operation of the rotary vacuum pump 10 is controlled with a time controller 11 so that boost etching is performed during the period of about 10% of the required etching time after the finish signal is received from an etching-finish detecting sensor 12.

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は、例えば半導体装置の金属膜等を所定のパタ
ーンにエツチングするためのエツチング法に関し、特に
、減圧下で行なう湿式エツチング法において減圧条件を
コントロールすることにより精度良くエツチングする方
法に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to an etching method for etching, for example, a metal film of a semiconductor device into a predetermined pattern. This invention relates to a method of etching with high precision through control.

〔従来技術〕[Prior art]

従来の減圧エツチング法としては、例えば第4図に示す
ごとき装置を用いる方法がある。
As a conventional reduced pressure etching method, there is a method using an apparatus as shown in FIG. 4, for example.

第4図において、エツチング槽1にはエツチング液2が
満たされ、また、ウェハキャリア5にマウントされた半
導体ウェハ6が一定温度にコントロールされたエツチン
グ液2に浸漬されている。
In FIG. 4, an etching bath 1 is filled with an etching solution 2, and a semiconductor wafer 6 mounted on a wafer carrier 5 is immersed in the etching solution 2 whose temperature is controlled to be constant.

そして半導体ウェハ6の表面には、通常は部分的に絶縁
膜を介して形成された金属膜等の被エツチング部が形成
され、その上に特定の配線を形成するためにフォト工程
によって形成されたレジストパターンが設けられている
On the surface of the semiconductor wafer 6, a part to be etched is usually formed, such as a metal film, which is partially formed with an insulating film interposed therebetween, and a photo process is used to form a specific wiring thereon. A resist pattern is provided.

また、気密に構成されたエツチング槽1の空間部(エツ
チング液2の上方)は、真空ポンプ10によって引かれ
減圧されるようになっている。
Further, a space (above the etching liquid 2) of the etching tank 1, which is configured to be airtight, is drawn by a vacuum pump 10 and is depressurized.

上記の減圧状態は、エツチング終了検知センサ12から
の信号を受けて作動するタイムコントローラ11によっ
て設定される一回のエツチング試行中のあいだ所望の一
定の真空度に保たれる。上記の一定の真空度に保つには
、例えば真空ゲージ4によって真空度の情報を検出し、
それを受けたコントローラ3によってスローリーク弁7
を開閉することにより、真空度を容易に一定の値にコン
トロールすることが出来る。
The above-mentioned reduced pressure state is maintained at a desired constant degree of vacuum during one etching trial, which is set by a time controller 11 which is activated in response to a signal from an etching end detection sensor 12. In order to maintain the above-mentioned constant degree of vacuum, for example, information on the degree of vacuum is detected by the vacuum gauge 4,
The slow leak valve 7 is controlled by the controller 3 that receives it.
By opening and closing, the degree of vacuum can be easily controlled to a constant value.

上記のごとき減圧下で行う湿式エツチングは、減圧しな
い常圧下でのエツチングに対して次のような利点を有す
る。
Wet etching performed under reduced pressure as described above has the following advantages over etching under normal pressure without reduced pressure.

すなわち、半導体基板上に形成された舷等の金属膜等の
湿式エツチングにおいては、エツチング液として通常、
酸溶液またはアルカリ溶液が用いられるが、例えばM膜
をリン酸水溶液等でエツチングする場合のように、エツ
チングの結果としてH2等のガスが生成される。このよ
うな例は多数あり、金属膜のエツチングだけでなく、例
えばSiをヒドラジンで電解エツチングする場合にもH
2ガスが発生する。
That is, in wet etching of a metal film such as a shipboard formed on a semiconductor substrate, the etching solution is usually
An acid solution or an alkaline solution is used, and a gas such as H2 is produced as a result of etching, for example, when etching an M film with an aqueous phosphoric acid solution. There are many examples of this, not only when etching metal films, but also when electrolytically etching Si with hydrazine.
2 gases are generated.

ところが、エツチング中にその被エツチング物表面から
発生するガスの気泡を速やかに除去することが出来ず、
長時間一定の表面部位に付着したままになると、それら
の部分のエツチングが進行せず、エツチング残りが生じ
るので、所望の配線パターンが得られず、配線間の短絡
(ブリッジ)が発生する等のトラブルが生ずる。
However, gas bubbles generated from the surface of the object to be etched during etching cannot be promptly removed.
If it remains attached to certain surface areas for a long period of time, etching will not progress on those areas and etching remains, making it impossible to obtain the desired wiring pattern and causing short circuits (bridges) between wiring. Trouble arises.

このようなトラブルに対して、減圧エツチングにおいて
は、エツチング中に発生する気泡を急激に膨張させ、す
みやかにウェハ面から離脱させるので、エツチング残り
を防止することが出来る、という利点があり、更に、圧
力がエツチング槽内で分布を艦じないので気泡の離脱が
ウェハ全面で均一に発生するため、エツチング面のリフ
レッシュが行なわれ、同時にエツチング液が撹伴される
ので濃度ムラや温度ムラが少なくなり、ウェハ内および
ウェハ間の均一性が良好になる等の効果がある(例えば
、高野“電子材料” p、91.1983年3月号及び
ジャーナルオブエレクトロケミカルソサイティ  Ha
ra、 T et al、  ”Journal of
Electrochemical 5ociety、v
ol、132. p、29731985年 に記載)。
To deal with such troubles, vacuum etching has the advantage of rapidly expanding the bubbles generated during etching and quickly removing them from the wafer surface, thereby preventing etching residue. Since the pressure is not distributed in the etching tank, bubbles are released uniformly over the entire surface of the wafer, which refreshes the etching surface.At the same time, the etching solution is stirred, reducing density and temperature unevenness. , it has the effect of improving the uniformity within and between wafers (for example, Takano "Electronic Materials" p. 91. March 1983 issue and Journal of Electrochemical Society Ha
ra, T et al, “Journal of
Electrochemical 5ociety, v
ol, 132. p. 29731985).

上記のごとき減圧エツチングは、そのエツチングの終点
を光学的手法あるいは電気的センシングによって検出す
る機構などを備え、ウェハ上に形成される厚さ、幅とも
に一オーダーの微細寸法のエツチング装置として実用化
されている(例えば、前記文献、及びパ金属の表面技術
” vol、36.p、6931985年に記載)。
The vacuum etching described above is equipped with a mechanism for detecting the end point of etching using an optical method or electrical sensing, and has been put to practical use as an etching device for fine dimensions of one order of magnitude in both thickness and width formed on a wafer. (For example, as described in the above-mentioned document and "Pametal Surface Technology" vol. 36. p. 6931985).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、上記のごとき従来の減圧湿式エツチング
においては、所要の配線幅よりも細くエツチングされて
しまう個所が生じる等のように、微細寸法の配線パター
ンを均一に精度良くエツチング加工することが難しい場
合がある。このように所要の配線幅より細くエツチング
されてしまうような個所が生ずると、半導体装置の信頼
性が低下し1品質の劣化を招いてしまう、という問題が
ある。
However, in the conventional low-pressure wet etching as described above, there are cases where it is difficult to uniformly and accurately etch wiring patterns with minute dimensions, as in some places being etched thinner than the required wiring width. be. If a portion is etched to be thinner than the required wiring width, there is a problem in that the reliability of the semiconductor device decreases and quality deteriorates.

上記問題の生じる原因としては、次のようなことが考え
られる。
Possible causes of the above problem are as follows.

すなわち、^虱膜あるいはA区会金膜等からなる半導体
基板上の配線は1通常キャリアとしてのボロン、リン等
のイオンを一定濃度含んだ半導体ウェハ上に設けられた
酸化膜等の絶縁膜の上に形成され、その末端部または適
宜の中間位置で半導体ウェハに電気的に接続されている
。そしてその接続は、成るものはウェハの表面近くのp
n接合等によって電気的に絶縁されており、成るものは
ウェハのほぼ全体と電気的に接続された状態にある。
In other words, wiring on a semiconductor substrate made of a locust film or A-gold film is usually made of an insulating film such as an oxide film provided on a semiconductor wafer containing a certain concentration of boron, phosphorus, etc. ions as carriers. and is electrically connected to the semiconductor wafer at its distal end or at a suitable intermediate location. And the connection consists of p near the surface of the wafer.
It is electrically insulated by an n-junction or the like, and is electrically connected to almost the entire wafer.

したがって、成る一区切りの配線部分はウェハと通電し
、他の成る部分はウェハと絶縁されていることになる。
Therefore, one section of the wiring section is electrically connected to the wafer, and the other section is insulated from the wafer.

第5図は、上記の状態を示す図である。FIG. 5 is a diagram showing the above state.

第5図において、例えばS1ウエハ40上に形成された
舷膜をリン酸でエツチングする場合、初期の段階では各
配線は分離されていないため、 At膜のほとんどがウ
ェハと電気的に通じており、^立とSLとの間で異種金
属接触による腐食反応が起こり、Mが陽極(アノード)
、S、tが負4@(カソード)となってAtの溶解が促
進される。勿論、At膜の不均一性(不純物の偏析、歪
、表面状態等)により。
In FIG. 5, for example, when etching the shell film formed on the S1 wafer 40 with phosphoric acid, most of the At film is electrically connected to the wafer because each wiring is not separated in the initial stage. , A corrosion reaction occurs between SL and SL due to contact with different metals, and M becomes the anode.
, S, and t become negative 4@ (cathode), promoting the dissolution of At. Of course, this is due to the non-uniformity of the At film (segregation of impurities, strain, surface condition, etc.).

へ艷は局部電池作用によっても溶解する。そして7ノー
ド側の舷は溶解し、カソード側ではH2が発生すること
になる。
The hemlock is also dissolved by local battery action. Then, the 7th node side will melt, and H2 will be generated on the cathode side.

次に、エツチングが進行し、各配線が分離されると、第
5図(A)、(B)に示した舷の配線部30が形成され
る。(A)においては、へ立とSiの接触点X及びYで
はpn接合部分が逆バイアスとなってAllとSiは絶
縁されているが、接触点Zでは荊とSiは電気的に通じ
ている。この結果、(A)の配線部30はSLと通電し
ていることになる。一方、(B)においては、接触点は
X及びYのみであり1MとSiは絶縁され□ている。
Next, when the etching progresses and each wiring is separated, the side wiring portion 30 shown in FIGS. 5(A) and 5(B) is formed. In (A), at contact points X and Y between the head and Si, the pn junction is reverse biased and All and Si are insulated, but at the contact point Z, the head and Si are electrically connected. . As a result, the wiring section 30 in (A) is electrically connected to the SL. On the other hand, in (B), the only contact points are X and Y, and 1M and Si are insulated and □.

従って(A)において配線部30がエツチングされる際
には、Aaである配線部30がアノードとなり、Siウ
ェハ40がカソードとなってAaの゛エツチングは促進
されることになる。一方(B)においては、晟はSiと
絶縁分離されているため、態の溶解は局部電池作用のみ
によって生ずることになる。そのため、(A)に示す總
と(B)に示す總とではエツチング速度に差が生じ、一
定時間のエツチング後にフォト工程で形成したレジスト
下のアンダーカットは、(B)では少なく(A)では多
くなり、(A)は(、B)に比べてその幅が極めて細く
なるので、配線幅にバラツキが生ずることになる。
Therefore, when the wiring portion 30 is etched in (A), the wiring portion 30 made of Aa serves as an anode, and the Si wafer 40 serves as a cathode, thereby promoting the etching of Aa. On the other hand, in (B), since the oxide is insulated and separated from the Si, the dissolution of the oxide occurs only by the local battery action. Therefore, there is a difference in etching speed between the etching shown in (A) and the etching shown in (B), and the undercut formed under the resist formed in the photo process after etching for a certain period of time is less in (B) and less in (A). Since the width of (A) is extremely narrower than that of (, B), variations in wiring width will occur.

上記のごとき現象は、減圧下でなく常圧下におけるエツ
チングにおいても生ずるが、常圧下のエツチングにおい
ては、(A)と(B)との差異は小さい。例えば、常圧
(大気圧)、50℃、エツチング液85wt%リン酸、
手動撹伴、の条件で3インチウェハ上の1#lI厚のA
a / S i’(1%)膜(SLを1%含むAfi合
金膜)をエツチングすると、前記第5図の(A)タイプ
と(B)タイプの配線の幅の差は約4%以内である。こ
れに対して、 30torrの減圧下で上述のエツチン
グを行なうと、Aa膜の性質やエツチング液の疲労度に
も影響を受けるが(A)タイプと(B)タイプとでは、
配線幅に最大約40%の差が生ずる。
The above phenomenon also occurs in etching under normal pressure rather than reduced pressure, but in etching under normal pressure, the difference between (A) and (B) is small. For example, normal pressure (atmospheric pressure), 50°C, etching solution 85wt% phosphoric acid,
A of 1#lI thickness on a 3 inch wafer under the condition of manual stirring.
When etching a/S i' (1%) film (Afi alloy film containing 1% SL), the difference in width between the (A) type and (B) type interconnects shown in Figure 5 is within about 4%. be. On the other hand, when the above-mentioned etching is performed under a reduced pressure of 30 torr, the difference between type (A) and type (B) is that it is affected by the properties of the Aa film and the degree of fatigue of the etching solution.
A maximum difference of about 40% occurs in the wiring width.

本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、前記のごとき減圧湿式エツチン
グの利点を生かしながら、上記のごとき問題点を解消し
た減圧湿式エツチング法を提供することを目的とする。
The present invention has been made in order to solve the problems of the prior art as described above, and it is an object of the present invention to provide a reduced-pressure wet etching method that eliminates the above-mentioned problems while taking advantage of the advantages of reduced-pressure wet etching as described above. With the goal.

〔問題を解決するための手段〕[Means to solve the problem]

上記の目的を達成するため1本発明においては。 In order to achieve the above object, one aspect of the present invention is as follows.

減圧下で行う湿式エツチングにおいて、エツチングの一
試行゛中に減圧条件を変化させるように構成している。
In wet etching performed under reduced pressure, the reduced pressure conditions are changed during one etching trial.

上記のように本発明においては、エツチング中に減圧条
件を変化させることにより、被エツチング金属表面を覆
う気泡膜を振動させ、それによって気泡を金属表面から
離脱させるので、金属表面を覆う気泡をエツチング中に
消失させることが出来、それによって前記のごとき問題
点を解決することが出来るものと考えられる。なお、作
用の詳細については後述する。
As described above, in the present invention, by changing the reduced pressure conditions during etching, the bubble film covering the surface of the metal to be etched is vibrated, thereby causing the bubbles to separate from the metal surface, so that the bubbles covering the metal surface can be etched. It is believed that the above-mentioned problems can be solved by this method. Note that the details of the action will be described later.

〔発明の実施例〕[Embodiments of the invention]

第1図は、本発明に用いるエツチング装置の一実施例図
である。
FIG. 1 is a diagram of an embodiment of an etching apparatus used in the present invention.

第1図の装置は、前記第4図の装置に、湿式エツチング
の一試行中にエツチング槽1内の減圧条件を波動状に変
化させるための下記のごとき手段を追加したものである
The apparatus shown in FIG. 1 is the same as the apparatus shown in FIG. 4, with the following means added for changing the reduced pressure conditions in the etching bath 1 in a undulating manner during one trial of wet etching.

すなわち、第1図において、21は減圧力を大気に逃す
リーク用電磁弁、20はエツチング槽1中の圧力を検出
しながらリーク用電磁弁21の開閉を時間的にコントロ
ールするタイマ付コントローラであり、その他、第4図
と同符号は同一物を示す。
That is, in FIG. 1, 21 is a leak solenoid valve that releases the reduced pressure to the atmosphere, and 20 is a controller with a timer that temporally controls the opening and closing of the leak solenoid valve 21 while detecting the pressure in the etching tank 1. , and the same reference numerals as in FIG. 4 indicate the same parts.

また、Siウェハ6上には、例えばエツチングされるA
jL/5i(1%)膜が形成され、更に、該膜を所定パ
ターンにエツチングするためのレジストが該M/5i(
1%)膜上にフォト工程によって形成されている。また
、エツチング槽1中には、エツチング液2として、例え
ば85wt%のリン酸水溶液が入れられており、液温度
は一定にコントロールされている。
Further, on the Si wafer 6, for example, A to be etched is etched.
jL/5i (1%) film is formed, and a resist for etching the film into a predetermined pattern is further applied to the M/5i (1%) film.
1%) is formed on the film by a photo process. Further, in the etching bath 1, an 85 wt % phosphoric acid aqueous solution, for example, is placed as an etching solution 2, and the temperature of the solution is controlled to be constant.

操作方法例は次のようである。An example of the operation method is as follows.

エツチング液2が一定操作温度、例えば50℃でほぼ一
定になったところで、エツチング液2中にウェハキャリ
ア5ごとウェハ6を浸漬すると、エツチング液2に接す
るAM/5L(1%)膜の表面部分が溶解反応してエツ
チングが進行する。
When the etching solution 2 reaches a constant operating temperature, for example 50° C., and the wafer 6 is immersed together with the wafer carrier 5 in the etching solution 2, the surface portion of the AM/5L (1%) film in contact with the etching solution 2 is removed. Etching progresses as a result of the dissolution reaction.

このエツチング中における減圧条件は、例えば第2図に
示したように変化させる。
The reduced pressure conditions during this etching are varied as shown in FIG. 2, for example.

すなわち、初期圧力をpt(大気圧を用いることが現実
的であり、以下は大気圧ということで説明する)に設定
し、一定期間θ、でP2まで圧力を低下させ1次に一定
期間θ8のあいだ圧力をP2に保ち、次に期間θ3のあ
いだに再び圧力をPlに戻す、上記の圧力変化をエツチ
ング終了までに何度か周期的に繰り返す。
That is, the initial pressure is set to pt (it is practical to use atmospheric pressure, and the following explanation will be based on atmospheric pressure), the pressure is lowered to P2 for a certain period θ, and then the pressure is lowered to P2 for a certain period θ8. The pressure is maintained at P2 for a period of time θ3, and then returned to Pl again during a period θ3. The above pressure change is periodically repeated several times until etching is completed.

上記の制御において、減圧は、常にロータリー真空ポン
プ10を運転させておくことにより実現する。また、ロ
ータリー真空ポンプlOの動作は、エツチング終了検知
センサ12の終了信号を受けてから、それまでのエツチ
ング所要時間の約1割の期間のあいだ後押しエツチング
するようにタイムコントローラ11によってコントロー
ルされる。
In the above control, pressure reduction is achieved by constantly operating the rotary vacuum pump 10. Further, the operation of the rotary vacuum pump IO is controlled by the time controller 11 so that after receiving the end signal from the etching end detection sensor 12, back-up etching is performed for about 10% of the etching time required up to that point.

また、圧力を一定期間のあいだ一定値Pつに保つ操作は
、ロータリー真空ポンプ10によって常に一定に引かれ
ている減圧力に対して、エツチング槽1中の圧力を真空
ゲージ4で検出し、その結果に応じてコントローラ3が
スローリーク弁7を制御することによって実現される。
In addition, the operation to maintain the pressure at a constant value P for a certain period of time is carried out by detecting the pressure in the etching tank 1 with the vacuum gauge 4 against the reduced pressure that is constantly drawn by the rotary vacuum pump 10. This is realized by the controller 3 controlling the slow leak valve 7 according to the result.

すなわち、真空ゲージ4の検出値からエツチング槽1中
の圧力がP2より高くなったことが検出されると、コン
トローラ3によってスローリーク弁7を閉じて減圧の程
度を大きくし、逆に、圧力がP3より低くなると、スロ
ーリーク弁7を開いて減圧を逃すように制御する。
That is, when it is detected from the detection value of the vacuum gauge 4 that the pressure in the etching tank 1 has become higher than P2, the controller 3 closes the slow leak valve 7 to increase the degree of pressure reduction, and conversely, the pressure is increased. When the pressure becomes lower than P3, the slow leak valve 7 is opened to release the reduced pressure.

また、圧力をP2に保つ一定期間θ3は、タイマ付コン
トローラ20によってコントロールされる。
Further, the fixed period θ3 during which the pressure is maintained at P2 is controlled by the timer controller 20.

すなわち、圧力がP3になったことを真空ゲージ4が検
出した時点から一定期間θ2経過した時点でリーク用電
磁弁21を開にする。そしてリーク用電磁弁21を開に
して圧力を上昇させ、真空ゲージ4によってエツチング
槽1中がP、になったことを検出した時点で、タイマ付
コントローラ20によってリーク用電磁弁21を閉にす
る。
That is, the leak electromagnetic valve 21 is opened when a certain period of time θ2 has elapsed since the vacuum gauge 4 detected that the pressure reached P3. Then, the leak solenoid valve 21 is opened to increase the pressure, and when the vacuum gauge 4 detects that the inside of the etching tank 1 reaches P, the leak solenoid valve 21 is closed by the timer controller 20. .

上記の圧力をPlまで戻す期間θ、は、リーク用電磁弁
21の径の大きさと圧力P2によって決まる時間である
が、リーク用電磁弁21を充分大きくすれば通常数秒以
下である。
The period θ for returning the pressure to Pl is determined by the diameter of the leakage solenoid valve 21 and the pressure P2, but is usually several seconds or less if the leakage solenoid valve 21 is made sufficiently large.

以上の操作を後押しエツチング終了までくり返すことに
より一回のエツチングが終了する。
By repeating the above operations until the end of back etching, one time of etching is completed.

例えば、P1=大気圧、P 、 = 17torr、θ
□=10秒、θ8=60秒、θ、=3秒とし、スパッタ
リングによって成膜した厚さ1−のAa/5i(1%)
Sの5虜ルールで設計されたICの配線幅のパターンエ
ツチングを行った結果においては、前記第5図の(A)
、(B)の各状態の配線幅の相対差はほとんどみられな
かった。ちなみに、同時に形成、したAa/5t(1%
)WAに対して、圧力以外の条件を同一にし、圧力を1
7torrの一定圧で行なった通常の減圧エツチングの
場合における配線の相対差は約0.84Ilであり、上
記の本発明の例に比して大幅に大きくなった。
For example, P1 = atmospheric pressure, P = 17 torr, θ
□ = 10 seconds, θ8 = 60 seconds, θ, = 3 seconds, Aa/5i (1%) with a thickness of 1- formed by sputtering
In the result of pattern etching of the wiring width of an IC designed according to S's five-prison rule, (A) in FIG.
, (B), there was almost no relative difference in the wiring width between the states. By the way, Aa/5t (1%
) For WA, the conditions other than the pressure are the same, and the pressure is 1.
The relative difference in wiring in the case of normal vacuum etching performed at a constant pressure of 7 torr was about 0.84 Il, which was significantly larger than in the example of the present invention described above.

なお、本発明の方法においては、線幅以外の配線の特性
(均−性等)も通常の減圧エツチングの場合より優れて
いた。
In addition, in the method of the present invention, the characteristics of the wiring other than the line width (uniformity, etc.) were also superior to the case of ordinary vacuum etching.

次に作用を説明する。Next, the effect will be explained.

減圧下でのエツチングによってパターニングされた配線
幅に大きな差がみられるのは、エツチング反応によって
生成する気体の泡が被エツチング金属表面を気体膜とし
て覆う現象がエツチング反応に大きくかかわっているた
めと考えられる。
The reason why there is a large difference in the patterned wiring width by etching under reduced pressure is thought to be because the phenomenon in which gas bubbles generated by the etching reaction cover the surface of the metal to be etched as a gas film is greatly involved in the etching reaction. It will be done.

すなわち、エツチングが進行して前記第5図の(A)、
(B)で示した2つのパターン配線部分に分離された時
に、気泡に覆われた(A)のパターンの配線では、例え
ば^fi−5iウェハ間での異種金属接触によるエツチ
ング反応が起こり、ウェハ裏面からH3の気泡を発生さ
せ、同時に気泡に覆われているにもかかわらず気泡と被
エツチング金属表面との界面に微量存在する溶液中にA
A等の金属がイオンとなって溶出することが出来る。こ
れらのカチオンはこの気体膜を形成する気泡同志の界面
をなす溶液を通して溶液バルク中へ拡散してゆく、この
ように(A)のパターンではエツチング反応は進行する
。勿論、同時に、気泡と金属表面間の溶液中にH+等の
カソードにおいて気体生成に寄与するカチオンが存在す
れば1局部電池の形成によってもエツチング反応は進行
することになる。
That is, the etching progresses to (A) in FIG.
When separated into the two pattern wiring parts shown in (B), the wiring in the pattern (A) covered with bubbles causes an etching reaction due to the contact of different metals between the ^fi-5i wafers, for example, and the wafer H3 bubbles are generated from the back side, and at the same time, a small amount of A is present in the solution at the interface between the bubbles and the metal surface to be etched, even though it is covered with bubbles.
Metals such as A can be eluted in the form of ions. These cations diffuse into the bulk of the solution through the solution forming the interface between the gas bubbles forming the gas film, and thus the etching reaction progresses in pattern (A). Of course, at the same time, if a cation such as H+ that contributes to gas production at the cathode is present in the solution between the bubble and the metal surface, the etching reaction will proceed even if a local cell is formed.

配線が(A)、(B)に分離される以前は、配線部てが
ウェハ裏面からの発泡を伴う異種金属接触によるエツチ
ング反応と局部電池によるエツチング反応とによってエ
ツチングされていることになるが、エツチングが進行し
て配線が(A)、(B)に分離され、(A)のみがエツ
チングされることになると、それ以前よりも(A)のエ
ツチングはむしろ加速されることになる。このことは実
測されていることと整合性がある。
Before the wiring is separated into (A) and (B), the wiring part is etched by an etching reaction caused by contact with dissimilar metals accompanied by foaming from the backside of the wafer and an etching reaction caused by the local battery. As the etching progresses and the wiring is separated into (A) and (B), and only (A) is etched, the etching of (A) is rather accelerated than before. This is consistent with what has been actually measured.

一方、(B)タイプの配線は、気泡に覆われたまま気泡
−金属表面間の溶液中に気体生成用カチオンが無くなる
とほとんど反応は進行しなくなる。
On the other hand, in the case of type (B) wiring, the reaction hardly progresses when there are no gas-generating cations in the solution between the bubbles and the metal surface while the wiring is covered with bubbles.

つまり、気泡膜がエツチングに対して不動態的に作用し
、エツチングを阻害していることが考えられる。
In other words, it is considered that the bubble film acts passively against etching and inhibits etching.

以上述べた現象における金属表面を覆う気体膜は、減圧
の程度が大きくなる(低圧になる)はど金属表面を均一
に、しかも薄く覆う(すなわち気泡膜れが悪い)ことが
考えられる。
The gas film covering the metal surface in the above-mentioned phenomenon is thought to cover the metal surface uniformly and thinly (that is, the bubble film is poor) when the degree of pressure reduction increases (becomes low pressure).

以上のことは実測結果とも整合性があり、操作圧力と配
線幅相対差との関係としては第3図に示す例が得られて
いる。すなわち1通常の減圧エツチングにおいては、圧
力Pが小さく(減圧が大きく)なるに従って配線幅相対
差ΔLが大きくなる。
The above is consistent with the actual measurement results, and the example shown in FIG. 3 is obtained as the relationship between the operating pressure and the relative difference in wiring width. That is, 1. In normal reduced pressure etching, as the pressure P becomes smaller (the reduced pressure becomes larger), the interconnect width relative difference ΔL becomes larger.

上記の現象に対して1本発明のごとく、圧力条件を第2
図のように変化させることは、上記の被エツチング金属
表面を覆う気泡膜をエツチング中に成るサイクルで消失
させる作用効果があると考えられる。すなわち、減圧P
2から大気圧P、に戻してやることによって気泡膜は振
動させられ、それによって金属表面から剥離する。その
際、多数の気泡の合体等が起こり、更に剥離に効果的で
あることも充分考えられる。
In response to the above phenomenon, as in the present invention, the pressure conditions are
It is thought that the change as shown in the figure has the effect of causing the bubble film covering the surface of the metal to be etched to disappear during the cycle formed during etching. That is, reduced pressure P
2 to atmospheric pressure P, the bubble film is vibrated and thereby peeled off from the metal surface. At that time, it is quite conceivable that a large number of bubbles coalesce, etc., which is further effective in peeling off.

なお、第2図の特性は、本発明における減圧条件の一例
であり、上記の原理のように、エツチング中に圧力を変
化させて気泡の剥離を促進することが出来る特性であれ
ば、第2図の特性に限られるものではない、ことはaう
までもない。
Note that the characteristics shown in FIG. 2 are an example of the pressure reduction conditions in the present invention, and as long as the characteristics can promote the separation of bubbles by changing the pressure during etching, as in the above principle, the second It goes without saying that the characteristics are not limited to the characteristics shown in the figure.

また、減圧条件を変化させる機構も上記の例に限られる
ものではない、ことはi゛うまでもない。
Furthermore, it goes without saying that the mechanism for changing the pressure reduction conditions is not limited to the above example.

〔発明の効果〕〔Effect of the invention〕

以上説明してきたように、この発明によれば、減圧下で
行う湿式エツチングにおいて、エツチングの一試行中に
減圧条件を変化させる方法としたため、エツチングによ
って形成される金属配線間の線幅のバラツキを小さくす
ることが出来るという効果を、減圧エツチングの利点を
損なうことなく比較的簡単な既存装置の改善によって実
現することが出来る、という優れた効果が得られる。
As explained above, according to the present invention, in wet etching performed under reduced pressure, the reduced pressure conditions are changed during one trial of etching, thereby reducing the variation in line width between metal wirings formed by etching. The advantageous effect of reducing the size of the etching device is that it can be achieved by relatively simple improvement of existing equipment without sacrificing the advantages of reduced pressure etching.

また1本発明の方法においては1通常の減圧エツチング
よりも更にエツチング反応の生じている界面近傍を撹拌
する効果もあり、それによって濃度ムラや温度ムラをな
くし、物質移動を促進するので、被エツチング面の均一
性の向上やエツチング速度の向上にも寄与することが出
来る。
In addition, the method of the present invention has the effect of stirring the vicinity of the interface where the etching reaction is occurring even more than normal vacuum etching, thereby eliminating density unevenness and temperature unevenness and promoting mass transfer. It can also contribute to improving surface uniformity and etching speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の方法に用いる装置の一実施例図、第2
図は本発明の減圧条件の一実施例図、第3図は圧力と形
成配線幅の相対差との特性図、第4図は従来装置の一例
図、第5図は問題点説明用のA(l配線パターン図であ
る。 く符号の説明〉 1・・・エツチング槽 2・・・エツチング液 3・・・スローリーク弁開閉用コントローラ4・・・真
空ゲージ 5・・・ウェハキャリア 6・・・ウニへ 7・・・スローリーク弁 8・・・配管 9・・・エツチング液ガストラップ 10・・・ロータリー真空ポンプ 11・・・タイムコントローラ(エツチング終了検知受
信機付) 12・・・エツチング終了検知センサ 20・・・タイマ付コントローラ 21・・・リーク用電磁弁
Figure 1 is an embodiment of the apparatus used in the method of the present invention;
The figure shows an example of the reduced pressure conditions of the present invention, Fig. 3 is a characteristic diagram of the relative difference between the pressure and the width of formed wiring, Fig. 4 is an example of a conventional device, and Fig. 5 is an A for explaining problems. (This is a wiring pattern diagram. Explanation of symbols) 1...Etching tank 2...Etching liquid 3...Slow leak valve opening/closing controller 4...Vacuum gauge 5...Wafer carrier 6...・To the sea urchin 7...Slow leak valve 8...Piping 9...Etching liquid gas trap 10...Rotary vacuum pump 11...Time controller (with etching completion detection receiver) 12...Etching completion Detection sensor 20...Controller with timer 21...Leakage solenoid valve

Claims (1)

【特許請求の範囲】[Claims]  減圧下で行う湿式エッチングにおいて、エッチングの
一試行中に減圧条件を変化させることを特徴とする減圧
湿式エッチング法。
A reduced pressure wet etching method characterized by changing reduced pressure conditions during one trial of etching in wet etching performed under reduced pressure.
JP62294040A 1987-11-24 1987-11-24 Low pressure wet etching method Expired - Lifetime JPH079901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62294040A JPH079901B2 (en) 1987-11-24 1987-11-24 Low pressure wet etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62294040A JPH079901B2 (en) 1987-11-24 1987-11-24 Low pressure wet etching method

Publications (2)

Publication Number Publication Date
JPH01136340A true JPH01136340A (en) 1989-05-29
JPH079901B2 JPH079901B2 (en) 1995-02-01

Family

ID=17802492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62294040A Expired - Lifetime JPH079901B2 (en) 1987-11-24 1987-11-24 Low pressure wet etching method

Country Status (1)

Country Link
JP (1) JPH079901B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314434A (en) * 1986-07-04 1988-01-21 Dainippon Screen Mfg Co Ltd Substrate surface processing and equipment therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314434A (en) * 1986-07-04 1988-01-21 Dainippon Screen Mfg Co Ltd Substrate surface processing and equipment therefor

Also Published As

Publication number Publication date
JPH079901B2 (en) 1995-02-01

Similar Documents

Publication Publication Date Title
EP0268021A2 (en) Sloped contact etch process
US4176003A (en) Method for enhancing the adhesion of photoresist to polysilicon
JP5524453B2 (en) Silicon wafer etching method and etching apparatus
TW429465B (en) Porous region removing method and semiconductor substrate manufacturing method
KR20000022842A (en) A method of etching, a etching device and a method of analyzation
CN105668509A (en) Method for etching micron silicon through hole
JPH01136340A (en) Pressure reduced wet etching method
US20090156009A1 (en) Method for manufacturing semiconductor device
US20080153307A1 (en) Method of producing semiconductor device
JPS6427229A (en) Etching method for semiconductor substrate
Kern et al. Electrochemical delineation of tungsten films for microelectronic devices
JPS6022340A (en) Semiconductor device and manufacture of the same
JPH01145816A (en) Wet etching
JPS5710936A (en) Forming method for contact hole
JPH01145817A (en) Wet etching
JP5324342B2 (en) Wet etching method
JP3206360B2 (en) Semiconductor substrate etching method and etching apparatus
JPS6430228A (en) Manufacture of semiconductor device
JP2000133632A (en) Etching of porous body and etching equipment therefor
JPH09153479A (en) Semiconductor etching method
KR100213759B1 (en) Fabricating method of micro-beam for semiconductor sensor
JPH0160939B2 (en)
KR100256123B1 (en) Method of manufacturing soi wafer
Krasopoulos et al. Rapid substitution of gold for aluminum metallization on integrated circuits
GB2332776A (en) Interconnection fabricating method for a semiconductor device