JPH01136439A - Frame synchronizing system - Google Patents
Frame synchronizing systemInfo
- Publication number
- JPH01136439A JPH01136439A JP62294168A JP29416887A JPH01136439A JP H01136439 A JPH01136439 A JP H01136439A JP 62294168 A JP62294168 A JP 62294168A JP 29416887 A JP29416887 A JP 29416887A JP H01136439 A JPH01136439 A JP H01136439A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- cell
- information
- cells
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 25
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は、小分割された情報にアドレスビット等を付加
して未使用の固定長セルに載せ、情報伝送用セルとして
多重化伝送する非同期時分割多重(Asynchron
ous Time Division Multipl
exing ;以下ATDMと略す)方式において、
伝送されるセルの同期を取るフレーム同期方式、さらに
詳しく言えば、同期方式の中のハンチング方法に特徴の
あるフレーム同期方式に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention is an asynchronous method in which address bits, etc. are added to subdivided information, and the resulting information is placed in unused fixed length cells and multiplexed and transmitted as information transmission cells. Time division multiplexing (Asynchronous
ous Time Division Multipl
In the exing (hereinafter abbreviated as ATDM) system,
The present invention relates to a frame synchronization method for synchronizing transmitted cells, and more specifically, to a frame synchronization method characterized by a hunting method in the synchronization method.
従来、同期時分割多重(Synchronous Ti
me Division Multiplexing
;以下STDMと略す)方式ニオケるフレーム同期方
式では、フレーム同期ビットがフレーム中・のある決ま
った位置に必ず挿入されているため、フレーム同期ビッ
トが受信側には周期的に到来する。そのため、従来のフ
レーム同期回路におけるハンチング方法では、この周期
毎に同期パターン検出タイミング位置にあるビットと同
期パターンを照合し、一致する場合には同期パターン検
出位置を保持し゛、不一致の場合には、直ちに同期パタ
ーン検出位置を他の位置に変更して同期パターン検出の
ためのハンチング動作を行うようにしていた。Conventionally, synchronous time division multiplexing (Synchronous Ti
me Division Multiplexing
In the frame synchronization method (hereinafter abbreviated as STDM), a frame synchronization bit is always inserted at a certain position in a frame, so the frame synchronization bit periodically arrives at the receiving side. Therefore, in the conventional hunting method in the frame synchronization circuit, the bit at the synchronization pattern detection timing position is checked against the synchronization pattern every cycle, and if they match, the synchronization pattern detection position is held; The synchronization pattern detection position is immediately changed to another position and a hunting operation for detecting the synchronization pattern is performed.
これに対し、ATDM方式では、同期ビットの挿入位置
はSTDM方式と同様に一周期(STDM方式ではlフ
レームを指し、ATDM方式では1セルを指す)内のあ
る決まった位置であるが、同期ビットはある決められた
最大間隔(単位はセル)以内に挿入されることが規定さ
れているだけで、必ずしもSTDM方式のように、倍周
期挿入されてはいない(第2図はATDM方式における
情報伝送用セルIと同期用セルFとの多重化フォーマッ
トの例を示す説明図であるが、同図においてもこのこと
が認められるであろう)。On the other hand, in the ATDM system, the insertion position of the synchronization bit is a fixed position within one cycle (in the STDM system, it refers to one frame, and in the ATDM system, it refers to one cell), but the synchronization bit is only specified to be inserted within a certain maximum interval (the unit is a cell), and is not necessarily inserted at double cycles as in the STDM system (Figure 2 shows information transmission in the ATDM system). This is an explanatory diagram showing an example of a multiplexing format of a synchronization cell I and a synchronization cell F, and this will also be recognized in the same diagram).
〔発明が解決しようとする問題点〕
従って、従来方式の1周期内の1箇所について同期パタ
ーン検出を行なうハンチング方法では、真の同期位置に
は必ず同期ビットが挿入されていることを前提としてい
るため、ATDM方式の同期ビットが挿入されていない
真の同期位置において、同期パターン不一致が検出され
ると直ちに同期パターン検出位置が移動し、セルの同期
を確立できないことがあるという欠点があった。[Problem to be solved by the invention] Therefore, the conventional hunting method that detects a synchronization pattern at one location within one cycle assumes that a synchronization bit is always inserted at a true synchronization position. Therefore, there is a drawback that when a synchronization pattern mismatch is detected at a true synchronization position where no ATDM synchronization bit is inserted, the synchronization pattern detection position moves immediately, and cell synchronization may not be established.
本発明の目的は、かかる従来技術の欠点を解決し、AT
DM方式の同期ビットが挿入されていない真の同期位置
において、同期パターン不一致が検出されても、直ちに
は同期パターン検出位置を移動させず、セルの同期を確
立可能にするフレームの同期方式を提供することにある
。The object of the present invention is to solve the drawbacks of such prior art and to
Provides a frame synchronization method that enables cell synchronization to be established without immediately moving the synchronization pattern detection position even if a synchronization pattern mismatch is detected at the true synchronization position where no DM synchronization bit is inserted. It's about doing.
上記目的達成のため、本発明では、同期パターン不一致
が検出されても、直ちには同期パターン検出位置を移動
させないこととした。In order to achieve the above object, in the present invention, even if a synchronization pattern mismatch is detected, the synchronization pattern detection position is not moved immediately.
本発明では、ハンチング時に、同期パタニン検出位置で
同期パターンが検出されなくても、直ちに同期パターン
検出位置を変更することはせず、同期パターンとしての
同期用セルが或る予め設定したセル数を越えて検出され
ない場合に、同期パターン検出位置を他の位置に変更す
る。In the present invention, even if a synchronization pattern is not detected at the synchronization pattern detection position during hunting, the synchronization pattern detection position is not immediately changed, but the synchronization cells as the synchronization pattern are set to a certain preset number of cells. If the synchronization pattern detection position is exceeded and not detected, the synchronization pattern detection position is changed to another position.
次に図を参照して本発明の詳細な説明する。 The present invention will now be described in detail with reference to the drawings.
第2図は、ATDM方式における情報伝送用セルIと同
期用セルFとの多重化フォーマットの例を示す説明図で
ある。同図に見られるように、伝送すべき情報が無い場
合には同期用セルFが常に伝送され、伝送すべき情報が
ある場合には、情報は固定長に小分割されて一般情報部
分りとした後、それに少なくともアドレス部分Aを付加
してセル(情報伝送用セルI)に組んで伝送する。情報
伝送用セル■が連続して或る一定数伝送されると、次に
強制的に同期用セルFが伝送されるフォーマットとなっ
ている。FIG. 2 is an explanatory diagram showing an example of a multiplex format of an information transmission cell I and a synchronization cell F in the ATDM system. As seen in the figure, when there is no information to be transmitted, the synchronization cell F is always transmitted, and when there is information to be transmitted, the information is subdivided into fixed lengths and divided into general information parts. After that, at least address part A is added thereto, and the data is assembled into a cell (information transmission cell I) and transmitted. The format is such that when a certain number of information transmission cells (2) are successively transmitted, a synchronization cell (F) is forcibly transmitted next.
第1図は、本発明の一実施例におけるハンチング方法の
動作アルゴリズムを示すチャートであり、点線の枠内が
従来のハンチング方法と異なる部分である。FIG. 1 is a chart showing an operation algorithm of a hunting method according to an embodiment of the present invention, and the parts within the dotted line frame are different from the conventional hunting method.
本発明によるハンチング方法では、同期パターン検出位
置の信号が入力すると、同期パターンと照合し、一致す
る場合には、それまでに計数された不一致数を零にリセ
ットし、同期パターン検出位置を保持する。不一致の場
合には、不一致数を1繰り上げ、予め設定された値と比
較する。もし、計数値が設定値未満であれば同期検出位
置を保持し、計数値が設定値以上であれば同期検出位置
を他の位置に変更する。In the hunting method according to the present invention, when a signal of a synchronization pattern detection position is input, it is checked against the synchronization pattern, and if they match, the number of mismatches counted up to that point is reset to zero, and the synchronization pattern detection position is held. . If there is a mismatch, the number of mismatches is incremented by 1 and compared with a preset value. If the count value is less than the set value, the synchronization detection position is held, and if the count value is greater than or equal to the set value, the synchronization detection position is changed to another position.
このようなアルゴリズムになっているため、本発明によ
るハンチング方法では同期検出位置で同期パターンの不
一致を検出しても、連続不一致回数がある設定値未満で
あれば同期検出位置を変更しないため、同期ビットの位
置は一周期内の決まった位置であるが倍周期必ずしも同
期ビットが挿入されていないATDM方式に本発明によ
るハンチング方法を用いることにより、セルの同期を確
立することが可能である。Because of this algorithm, in the hunting method according to the present invention, even if a mismatch of synchronization patterns is detected at the synchronization detection position, if the number of consecutive mismatches is less than a certain set value, the synchronization detection position will not be changed. Cell synchronization can be established by using the hunting method according to the present invention in an ATDM system in which the bit position is a fixed position within one cycle, but a synchronization bit is not necessarily inserted in the double cycle.
不一致の計数値との比較に用いる設定値の一例として、
同期用セル挿入の最大間隔がある(同期用セル挿入間隔
については第2図参照)。伝送路においてビット誤りが
発生した場合を除いて、同期用セルは最大挿入間隔以内
に必ず挿入されているはずであるから、最大挿入間隔以
内に同期用セルが検出されない場合、即ち、パターン不
一致検出回数が設定値以上になった場合には、その時の
同期検出位置が真の同期位置ではないことが明白になり
、この時点で同期検出位置が他の位置に変更される。As an example of the setting value used for comparison with the unmatched count value,
There is a maximum interval for synchronization cell insertion (see FIG. 2 for the synchronization cell insertion interval). Unless a bit error occurs in the transmission path, synchronization cells should always be inserted within the maximum insertion interval, so if synchronization cells are not detected within the maximum insertion interval, that is, pattern mismatch detection If the number of times exceeds the set value, it becomes clear that the synchronization detection position at that time is not the true synchronization position, and at this point the synchronization detection position is changed to another position.
以上説明したように、本発明によれば、同期パターン不
一致回数が或る設定値以下の場合には同期検出位置を変
更しないので、ATDM方式においてセルの同期を必ず
確立できるという利点がある。As described above, according to the present invention, since the synchronization detection position is not changed when the number of synchronization pattern mismatches is less than a certain set value, there is an advantage that cell synchronization can always be established in the ATDM system.
第1図は本発明の実施例におけるハンチングの動作アル
ゴリズムを示すチャート、第2図はATDM方式におけ
る情報伝送用セルと同期用セルの多重化のフォーマット
例を示す説明図、である。
符号の説明
A・・・アドレス部分、D・・・一般情報部分、F・・
・同期用セル、■・・・情報伝送用セル
代理人 弁理士 並 木 昭 夫
代理人 弁理士 松 崎 清
X ! 図FIG. 1 is a chart showing a hunting operation algorithm in an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing an example of a format for multiplexing information transmission cells and synchronization cells in the ATDM system. Explanation of symbols A...Address part, D...General information part, F...
・Synchronization cell,■...Information transmission cell agent Patent attorney Akio Namiki Patent attorney Kiyoshi Matsuzaki figure
Claims (1)
アドレスビットを付加して固定長の情報転送単位(以下
、セルと呼ぶ)に組んだ後、多重化して伝送し、伝送す
べき情報が無い場合、もしくは、情報を載せた前記セル
をある一定数伝送した段階では、セルの同期を確立する
ための特定のビット列を載せた同期用セルを作成して伝
送する伝送方式において、セルの同期を確立するために
伝送されてくるセルの中から同期用セルを検出するハン
チング動作時に、本来同期パターンが検出されるべき所
定のタイミング位置において、同期パターンである同期
用セルが、予め設定した或るセル数を越えて検出されな
い場合に、同期パターンが本来検出されるべきタイミン
グ位置を他の位置に変更し、改めて同期用セル検出のた
めのハンチング動作を行うことを特徴とするフレーム同
期方式。1) When there is information to be transmitted, the information is divided into small pieces, address bits are added, and fixed-length information transfer units (hereinafter referred to as cells) are assembled, and then multiplexed and transmitted. In a transmission method in which a synchronization cell carrying a specific bit string for establishing cell synchronization is created and transmitted when there is no relevant information, or when a certain number of cells carrying information have been transmitted, During a hunting operation in which a synchronization cell is detected from among transmitted cells in order to establish cell synchronization, a synchronization cell, which is a synchronization pattern, is detected in advance at a predetermined timing position where a synchronization pattern should be detected. A frame characterized in that when a set number of cells are not detected, the timing position where a synchronization pattern should originally be detected is changed to another position, and a hunting operation is performed again to detect cells for synchronization. Synchronous method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294168A JPH01136439A (en) | 1987-11-24 | 1987-11-24 | Frame synchronizing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294168A JPH01136439A (en) | 1987-11-24 | 1987-11-24 | Frame synchronizing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01136439A true JPH01136439A (en) | 1989-05-29 |
Family
ID=17804193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62294168A Pending JPH01136439A (en) | 1987-11-24 | 1987-11-24 | Frame synchronizing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01136439A (en) |
-
1987
- 1987-11-24 JP JP62294168A patent/JPH01136439A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63142742A (en) | Method and apparatus for detecting expected bit pattern in successive bit stream | |
JPH08163116A (en) | Frame synchronizing device | |
JP2940454B2 (en) | Slot reception synchronization circuit | |
JPH01136439A (en) | Frame synchronizing system | |
US7349511B2 (en) | Synchronous network | |
KR100304776B1 (en) | Synchronization system and method, and recording medium | |
JPH0267848A (en) | Transfer system for variable length data frame | |
JPS5939939B2 (en) | Synchronous transfer control method | |
JP2798141B2 (en) | Cell error correction method in ATM network | |
JP3048504B2 (en) | Signal detection circuit and frame synchronization circuit | |
JP3010634B2 (en) | Frame synchronous multiplex processing | |
JP3411197B2 (en) | Line termination equipment | |
JP2000078120A (en) | In-equipment synchronous circuit | |
JPS58123260A (en) | Frame synchronization system | |
JPH0319445A (en) | Cell synchronization control system | |
JPS63217734A (en) | Frame synchronizing circuit | |
JP2659192B2 (en) | Loop data transmission method | |
JPH0234055A (en) | Cell mis-synchronization detection system | |
JPS63228834A (en) | Frame synchronizing system | |
JP4441648B2 (en) | Frame synchronization circuit | |
KR100580862B1 (en) | Time Demultiplexer of high-speed packet data | |
JPH02183641A (en) | Frame synchronizing system | |
JPH0448839A (en) | Reception data synchronization circuit | |
JPH0537519A (en) | Frame synchronizing method and device | |
JPH0530100A (en) | Tdma burst synchronizing circuit |