JP2659192B2 - Loop data transmission method - Google Patents
Loop data transmission methodInfo
- Publication number
- JP2659192B2 JP2659192B2 JP62200951A JP20095187A JP2659192B2 JP 2659192 B2 JP2659192 B2 JP 2659192B2 JP 62200951 A JP62200951 A JP 62200951A JP 20095187 A JP20095187 A JP 20095187A JP 2659192 B2 JP2659192 B2 JP 2659192B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- transmission
- reception
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はループ式データ伝送方式に関し，特に伝送路
のフレームフォーマットから定まる最小のデータ伝送速
度より低速のデータを伝送する方式に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a loop-type data transmission system, and more particularly to a system for transmitting data at a speed lower than a minimum data transmission speed determined by a frame format of a transmission path.
従来の伝送路のフレームフォーマットで定まる最小の
データ伝送速度より低速のデータを伝送するループ式デ
ータ伝送方式を第３図に示す。FIG. 3 shows a conventional loop-type data transmission method for transmitting data at a speed lower than the minimum data transmission speed determined by the frame format of the transmission path.
第３図に於いて，データ伝送装置（親局）15とデータ
伝送装置（子局）16〜18とでループ式データ伝送路を構
成している。In FIG. 3, a data transmission device (master station) 15 and data transmission devices (slave stations) 16 to 18 constitute a loop-type data transmission path.
データ伝送装置（親局）15はマスタクロック発生回路
５から出力するクロック信号を用いてデータ伝送路14か
ら入力するデータを受信データフレーム同期回路８で同
期判定してから受信データフレームバッファメモリ回路
19の所定アドレスにストアし，伝送フレームフォーマッ
ト生成回路６からのタイミング信号に同期して所定アド
レスにストアしたデータを読み出す。The data transmission apparatus (master station) 15 uses the clock signal output from the master clock generation circuit 5 to determine the synchronization of the data input from the data transmission line 14 by the reception data frame synchronization circuit 8 and then performs the reception data frame buffer memory circuit
The data stored at the predetermined address is read out in synchronization with the timing signal from the transmission frame format generation circuit 6.
更に，伝送フレームフォーマット生成回路６からの同
期ビット信号（Ｆ）とフレーム番号生成回路７からのフ
レーム番号信号を信号挿入回路10で多重化しデータ伝送
路14へ出力する。Further, the synchronization bit signal (F) from the transmission frame format generation circuit 6 and the frame number signal from the frame number generation circuit 7 are multiplexed by the signal insertion circuit 10 and output to the data transmission line 14.
データ伝送装置（子局）16〜18は受信データクロック
抽出回路11でデータ伝送路14の受信データからクロック
信号を取り出し，受信データフレーム同期回路12で同期
判定してタイミング信号を分岐／挿入回路20へ送出す
る。The data transmission devices (slave stations) 16 to 18 extract the clock signal from the reception data of the data transmission line 14 by the reception data clock extraction circuit 11, determine the synchronization by the reception data frame synchronization circuit 12, and divide the timing signal into branch / insert circuits 20. Send to
分岐／挿入回路20ではデータ伝送装置15（親局）のフ
レーム番号生成回路７が付けたフレーム番号信号と自局
の設定番号とが一致するフレームに接続する端末装置か
らのデータとフレーム番号と同じ値のサブチャネル番号
を挿入する。In the drop / insert circuit 20, the frame number is the same as the data from the terminal device connected to the frame in which the frame number signal provided by the frame number generation circuit 7 of the data transmission device 15 (master station) matches the setting number of the own station. Insert value subchannel number.
また，受信データの中からサブチャネル番号が自局の
設定番号と同じデータだけを分岐し，接続する端末装置
へ送出する。Also, only the data whose sub-channel number is the same as the set number of the own station is branched from the received data and transmitted to the terminal device to be connected.
次に第４図のタイムチャートを用いて動作説明する。 Next, the operation will be described with reference to the time chart of FIG.
第４図はデータ伝送装置15〜18のデータ伝送路14への
出力データを示す。データ伝送装置（親局）15はサイク
リックにフレーム番号＃１〜＃４のフレームを送出す
る。FIG. 4 shows output data to the data transmission line 14 of the data transmission devices 15 to 18. The data transmission device (master station) 15 cyclically transmits frames of frame numbers # 1 to # 4.
データ伝送装置（子局）16ではフレーム番号＃１のフ
レームにサブチャネル番号＃１とデータＡを挿入する。The data transmission device (slave station) 16 inserts the subchannel number # 1 and the data A into the frame with the frame number # 1.
データ伝送装置（子局）17では中継のみ行なうことと
し，データ伝送装置（子局）18でサブチャネル番号＃１
を判定しデータＡを分岐し，フレーム番号＃１のフレー
ムにデータＢとサブチャネル番号＃１を付けて返信す
る。データ伝送装置（子局）18から返信されたデータは
データ伝送装置（親局）15で受信データフレームバッフ
ァメモリ回路19による伝送遅延補正を受け，サブチャネ
ル番号と一致しない新たなフレーム番号を付けられる。The data transmission device (slave station) 17 performs only relaying, and the data transmission device (slave station) 18 performs sub-channel number # 1.
Is determined, the data A is branched, and the frame with the frame number # 1 is returned with the data B and the sub-channel number # 1. The data returned from the data transmission device (slave station) 18 undergoes transmission delay correction by the received data frame buffer memory circuit 19 in the data transmission device (master station) 15 and is given a new frame number that does not match the subchannel number. .
データ伝送装置（子局）16では受信データの中からサ
ブチャネル番号＃１を判定しデータＢを分岐する。The data transmission device (slave station) 16 determines the subchannel number # 1 from the received data and branches the data B.
しかし，上述した従来のループ式データ伝送方式は，
親局のデータ伝送装置がもつループ伝送路遅延補正回路
のメモリ容量とフレーム番号の整数倍のフレームのデー
タ長とが等しくなく，親局のデータ伝送装置をデータが
経由する時フレーム番号が更新されるので，データ送信
時にフレーム番号に一致したサブチャネル番号をデータ
に付加しなければならない欠点と１対Ｎ通信ができない
欠点がある。However, the conventional loop data transmission method described above
When the memory capacity of the loop transmission path delay correction circuit of the data transmission device of the master station is not equal to the data length of a frame that is an integral multiple of the frame number, the frame number is updated when data passes through the data transmission device of the master station. Therefore, there is a disadvantage that a subchannel number matching a frame number must be added to data at the time of data transmission and a disadvantage that one-to-N communication cannot be performed.
本発明のループ式データ伝送方式は、１つの親伝送装
置と複数の子伝送装置をループ状伝送路で接続するサイ
クリックデジタル伝送方式において、前記親伝送装置
は、マスタークロックを発生するマスタークロック発生
回路と、前記マスタクロックに応答し１〜Ｎ番の送信フ
レームを周期的に発生する送信フレーム発生手段と、前
記マスタクロックに応答して子伝送装置からの受信フレ
ームの同期をとる親局用受信フレーム同期回路と、前記
同期のとられた受信フレームのデータを記憶する受信デ
ータマルチフレームバッファメモリと、前記マスタクロ
ックに応答して前記受信データマルチフレームバッファ
メモリから読み出した受信データを前記受信データの入
っていたフレーム番号と同一フレーム番号の送信フレー
ムに挿入して前記ループ状伝送路に送出する挿入回路と
を有し、前記子伝送装置は、前記親伝送装置からの送信
フレームを受信し、この受信したフレームから受信クロ
ックを抽出する受信クロック抽出回路と、前記受信クロ
ックに応答して前記受信した送信フレームの同期をと
り、前記受信した１〜Ｎの送信フレームの番号ごとのフ
レームタイミングを発生する子局用受信フレームデータ
同期回路と、予め割り当てられた自局番号と前記１〜Ｎ
のフレーム番号とを比較し、前記自局番号に該当する送
信フレームに対して端末装置からの送信データを挿入し
て前記受信データとして送信するとともに前記該当する
送信フレームから受信データを分岐して前記端末装置へ
受信データを送出する分岐／挿入回路とを備えている。The loop type data transmission system according to the present invention is a cyclic digital transmission system in which one parent transmission device and a plurality of child transmission devices are connected by a loop transmission path, wherein the parent transmission device generates a master clock by generating a master clock. Circuit, transmission frame generation means for periodically generating the first to Nth transmission frames in response to the master clock, and reception for the master station for synchronizing the reception frame from the child transmission device in response to the master clock. A frame synchronization circuit, a reception data multi-frame buffer memory for storing the data of the synchronized reception frame, and a reception data read from the reception data multi-frame buffer memory in response to the master clock. Insert the frame into the transmission frame with the same frame number as the A receiving clock extracting circuit for receiving a transmission frame from the parent transmission device and extracting a reception clock from the received frame; and Synchronizes the received transmission frame in response to the slave station reception frame data synchronization circuit that generates a frame timing for each of the received 1 to N transmission frame numbers, and a pre-assigned own station number. 1 to N
Compare with the frame number of the, the transmission data from the terminal device is inserted into the transmission frame corresponding to the own station number and transmitted as the reception data and the reception data is branched from the corresponding transmission frame and A branch / insert circuit for transmitting received data to the terminal device.
次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すループ式データ伝送
方式のシステム構成図である。FIG. 1 is a system configuration diagram of a loop data transmission system showing one embodiment of the present invention.
第１図に於いて，データ伝送装置（親局）１とデータ
伝送装置（子局）２〜４とでループ式データ伝送路を構
成している。データ伝送装置（親局）１はマスタクロッ
ク発生回路５から出力するクロック信号を用いてデータ
伝送路14から入力するデータを受信データフレーム同期
回路８で同期判定してから受信データマルチフレームバ
ッファメモリ回路９の所定アドレスにストアし，伝送フ
レームフォーマット生成回路６からのタイミング信号に
同期して所定アドレスにストアしたデータを読み出す。In FIG. 1, a data transmission apparatus (master station) 1 and data transmission apparatuses (slave stations) 2 to 4 constitute a loop-type data transmission path. The data transmission apparatus (master station) 1 uses the clock signal output from the master clock generation circuit 5 to determine the synchronization of the data input from the data transmission line 14 by the reception data frame synchronization circuit 8, and then performs the reception data multi-frame buffer memory circuit. 9 and read out the data stored at the predetermined address in synchronization with the timing signal from the transmission frame format generation circuit 6.
更に，伝送フレームフォーマット生成回路６からの同
期ビット信号（Ｆ）とフレーム番号生成回路７からのフ
レーム番号信号を信号挿入回路10で多重化しデータ伝送
路14へ出力する。ここで、伝送フレームフォーマット発
生回路６とフレーム番号生成回路７は送信フレーム発生
手段を構成している。Further, the synchronization bit signal (F) from the transmission frame format generation circuit 6 and the frame number signal from the frame number generation circuit 7 are multiplexed by the signal insertion circuit 10 and output to the data transmission line 14. Here, the transmission frame format generation circuit 6 and the frame number generation circuit 7 constitute transmission frame generation means.
データ伝送装置（子局）２〜４は，受信データクロッ
ク抽出回路11でデータ伝送路14の受信データからクロッ
ク信号を取り出し，受信データフレーム同期回路12で同
期判定してタイミング信号を分岐／挿入回路13へ送出す
る。分岐／挿入回路13ではデータ伝送装置15（親局）の
フレーム番号生成回路７が付けたフレーム番号信号と自
局の設定番号とが一致するフレームにデータを分岐／挿
入する。The data transmission devices (slave stations) 2 to 4 extract the clock signal from the reception data on the data transmission line 14 by the reception data clock extraction circuit 11, determine the synchronization by the reception data frame synchronization circuit 12, and branch / insert the timing signal. Send to 13. The branching / inserting circuit 13 branches / inserts data into a frame in which the frame number signal assigned by the frame number generating circuit 7 of the data transmission device 15 (master station) matches the setting number of the own station.
次に，第２図のタイムチャートを用いて動作説明す
る。Next, the operation will be described with reference to the time chart of FIG.
第２図はデータ伝送装置１〜４のデータ伝送路14への
出力データを示す。データ伝送装置（子局）２でフレー
ム番号＃１のフレームにデータＡを挿入し，データ伝送
装置（子局）３では中継のみ行なう。データ伝送装置
（子局）４でフレーム番号＃１を判定してデータＡを分
岐し，フレーム番号＃１のフレームにデータＢを挿入す
る。データ伝送装置（子局）４から返信されたデータは
データ伝送装置（親局）１の受信データマルチフレーム
バッファメモリ回路９でフレーム番号に等しいフレーム
数の伝送遅延補正を行ない，フレーム番号の連続性を保
つ。データ伝送装置（子局）２では受信データの中から
フレーム番号＃１を判定しデータＢをこのように、本願
発明では、マルチフレーム単位で遅延補正するため、フ
レーム番号がずれることがない。従って、フレーム番号
＃１を識別するだけで、各局が同一（フレーム）タイム
スロットにアクセスする事が可能となり、１対１通信が
複数同時に実現できる。従来技術の場合、送信はフレー
ム番号に同期し、受信がデータに付加したサブチャネル
番号に同期するため、フレーム番号とサブチャネル番号
がずれてしまう（親局を越えた後）と、送信と異なるフ
レームで応答する事になり、１対１通信を複数行う場
合、他局（上流の局）が応答した事を知らず、親局を越
えた下流の局が応答してしまう事があり得るので従来方
式は使えず、送受信フレームを一致させる必要がある。
このことを、第５図−７図を使用して、もう少し詳細に
説明する。FIG. 2 shows output data to the data transmission line 14 of the data transmission devices 1-4. Data transmission device (slave station) 2 inserts data A into the frame of frame number # 1, and data transmission device (slave station) 3 performs only relaying. The data transmission device (slave station) 4 determines the frame number # 1, branches the data A, and inserts the data B into the frame of the frame number # 1. The data returned from the data transmission device (slave station) 4 is subjected to transmission delay correction for the number of frames equal to the frame number in the reception data multi-frame buffer memory circuit 9 of the data transmission device (master station) 1 and the continuity of the frame numbers. Keep. In the data transmission apparatus (slave station) 2, the frame number # 1 is determined from the received data, and the data B is corrected for delay in units of multiple frames in the present invention, so that the frame numbers do not shift. Therefore, only by identifying the frame number # 1, each station can access the same (frame) time slot, and a plurality of one-to-one communication can be simultaneously realized. In the case of the prior art, the transmission is synchronized with the frame number, and the reception is synchronized with the sub-channel number added to the data. Therefore, if the frame number and the sub-channel number are shifted (after exceeding the master station), the transmission is different. In the case where a plurality of one-to-one communications are performed in response to a frame, a downstream station beyond the parent station may respond without knowing that another station (upstream station) has responded. The system cannot be used, and the transmitted and received frames must be matched.
This will be described in more detail with reference to FIGS.
第５図において、局４でデータを挿入し局２でデータ
を受信する事を例に取り従来例を説明する。親局はフレ
ームを送出し、このフレームは順に子局１−４で受信さ
れ再び親局に戻る。このとき、子局４においてフレーム
１にデータA1が挿入されたとする（第６図（４））。こ
のデータA1は親局に送られ、親局ではループ遅延を調整
して、データA1をフレーム２のタイミングで第６図
（６）に示すように送出する。子局２ではデータA1を受
信し、その応答A1′を挿入し送出する。このデータA1′
は子局４で受信される。このように、子局２−４間で通
信が行われるが、子局２−４間の通信中に子局１がデー
タを送出すると、次に述べるように子局２−４間の通信
が行われなくなる。このことを図７を参照して説明す
る。第６図同様、親局はフレームを送出し、子局１はフ
レーム２でデータB2を送出するとする。このデータB2は
子局３で受信され、その応答B2′が返送される（第７図
（４））。データB2′は子局４に送られ、子局４はフレ
ーム１にデータA1を挿入してデータB2′と一緒に親局に
送ります。親局はフレーム遅延を調整して、第７図
（７）のように、これらのデータを子局１に送出する。
子局１はフレーム２にデータを挿入するため、データA1
が破壊され、この結果局２−４間の通信が行われなくな
る。In FIG. 5, a conventional example will be described with an example in which data is inserted at the station 4 and data is received at the station 2. The master station transmits a frame, and the frame is sequentially received by the slave stations 1-4 and returns to the master station again. At this time, it is assumed that the data A1 is inserted into the frame 1 in the slave station 4 (FIG. 6 (4)). The data A1 is sent to the master station, and the master station adjusts the loop delay and sends the data A1 at the timing of the frame 2 as shown in FIG. The slave station 2 receives the data A1 and inserts and sends a response A1 '. This data A1 '
Is received by the slave station 4. As described above, communication is performed between the slave stations 2-4. When the slave station 1 sends data during communication between the slave stations 2-4, communication between the slave stations 2-4 is performed as described below. Will not be done. This will be described with reference to FIG. As in FIG. 6, it is assumed that the master station sends a frame and the slave station 1 sends data B2 in frame 2. The data B2 is received by the slave station 3, and a response B2 'is returned (FIG. 7 (4)). The data B2 'is sent to the slave station 4, which inserts the data A1 into the frame 1 and sends it to the master station together with the data B2'. The master station adjusts the frame delay and sends these data to the slave station 1 as shown in FIG.
The slave station 1 inserts data into the frame 2 so that the data A1
Is destroyed, and as a result, communication between the stations 2-4 is not performed.
これに対し、本願発明では、第８図から明らかなよう
に、遅延補正をマルチフレーム単位で行っているので、
親局通過時に生ずるフレーム番号のシフトが解決され
る。このため、局２−４間だけでなく局１−３間でも同
時に通信が可能となり、１対１通信が複数同時に実現で
きる。On the other hand, in the present invention, as is apparent from FIG. 8, the delay correction is performed in units of multiple frames.
The shift of the frame number that occurs when passing through the master station is resolved. For this reason, simultaneous communication is possible not only between the stations 2 and 4 but also between the stations 1 and 3, and a plurality of one-to-one communications can be simultaneously realized.
以上説明したように本発明は，フレームに番号を付
け，又ループ式データ伝送における遅延補正量をフレー
ムの番号に相当するデータ長と等しくなるようにするこ
とにより,1対１通信が複数同時に実現できるという効果
がある。As described above, the present invention realizes a plurality of one-to-one communications simultaneously by numbering frames and making the amount of delay correction in loop-type data transmission equal to the data length corresponding to the frame number. There is an effect that can be.
第１図は本発明で実施するループ式データ伝送方式のシ
ステム構成図，第２図は第１図のデータ伝送のタイムチ
ャート図，第３図は従来のループ式データ伝送方式のシ
ステム構成図，第４図は従来のデータ伝送のタイムチャ
ート第５図−８図は本発明の効果を説明するための図で
ある。 ５……マスタクロック発生回路,9……受信データマルチ
フレームバッファメモリ回路,10……信号挿入回路。FIG. 1 is a system configuration diagram of a loop data transmission system implemented in the present invention, FIG. 2 is a time chart of the data transmission of FIG. 1, FIG. 3 is a system configuration diagram of a conventional loop data transmission system, FIG. 4 is a time chart of a conventional data transmission. FIGS. 5-8 are diagrams for explaining the effect of the present invention. 5: Master clock generation circuit, 9: Received data multi-frame buffer memory circuit, 10: Signal insertion circuit.
Claims (1)
ープ状伝送路で接続するサイクリックデジタル伝送方式
において、 前記親伝送装置は マスタークロックを発生するマスタークロック発生回路
と、 前記マスタクロックに応答し１〜Ｎ番の送信フレームを
周期的に発生する送信フレーム発生手段と、 前記マスタクロックに応答して子伝送装置からの受信フ
レームの同期をとる親局用受信データフレーム同期回路
と、 前記同期のとられた受信フレームのデータを記憶する受
信データマルチフレームバッファメモリと、 前記マスタクロックに応答して前記受信データマルチフ
レームバッファメモリから読み出した受信データを前記
受信データの入っていたフレーム番号と同一フレーム番
号の送信フレームに挿入して前記ループ状伝送路に送出
する挿入回路とを有し、 前記子伝送装置は 前記親伝送装置からの送信フレームを受信し、この受信
した送信フレームから受信クロックを抽出する受信クロ
ック抽出回路と、 前記受信クロックに応答して前記受信した送信フレーム
の同期をとり、前記受信した１〜Ｎの送信フレームの番
号ごとのフレームタイミングを発生する子局用受信フレ
ームデータ同期回路と、 予め割り当てられた自局番号と前記１〜Ｎのフレーム番
号とを比較し、前記自局番号に該当する送信フレームに
対して端末装置からの送信データを挿入して前記受信デ
ータとして送信するとともに前記該当する送信フレーム
から受信データを分岐して前記端末装置へ受信データを
送出する分岐／挿入回路とを有することを特徴とするル
ープ式データ伝送方式。1. A cyclic digital transmission system in which one master transmission device and a plurality of slave transmission devices are connected by a loop transmission path, wherein the master transmission device includes a master clock generation circuit that generates a master clock; Transmission frame generating means for periodically generating the first to Nth transmission frames in response to the master station; a master station reception data frame synchronization circuit for synchronizing a reception frame from the child transmission device in response to the master clock; A reception data multi-frame buffer memory for storing data of the synchronized reception frame; and a frame number containing the reception data read from the reception data multi-frame buffer memory in response to the master clock. To the transmission frame with the same frame number An insertion circuit that receives the transmission frame from the parent transmission device, and extracts a reception clock from the received transmission frame; and, in response to the reception clock, A slave station received frame data synchronization circuit for synchronizing the received transmission frames and generating frame timing for each of the received 1 to N transmission frames, and a pre-assigned own station number and the 1 to N Compare the frame number, the transmission data from the terminal device is inserted into the transmission frame corresponding to the own station number and transmitted as the reception data, and the reception data is branched from the corresponding transmission frame and the terminal A loop-type data transmission system, comprising: a drop / insert circuit for sending received data to a device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200951A JP2659192B2 (en) | 1987-08-13 | 1987-08-13 | Loop data transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200951A JP2659192B2 (en) | 1987-08-13 | 1987-08-13 | Loop data transmission method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444652A JPS6444652A (en) | 1989-02-17 |
| JP2659192B2 true JP2659192B2 (en) | 1997-09-30 |
Family
ID=16433022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62200951A Expired - Lifetime JP2659192B2 (en) | 1987-08-13 | 1987-08-13 | Loop data transmission method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659192B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157008A (en) * | 1974-06-07 | 1975-12-18 | ||
| JPS5329482B2 (en) * | 1974-06-07 | 1978-08-21 | ||
| JPS51141506A (en) * | 1975-05-31 | 1976-12-06 | Nippon Telegr & Teleph Corp <Ntt> | Multiplex data transmission system |
| JPS5683157A (en) * | 1979-12-10 | 1981-07-07 | Mitsubishi Electric Corp | Synchronizer |
| JPS61206343A (en) * | 1985-03-11 | 1986-09-12 | Fujitsu Ltd | Word synchronizing time-division multiplex slot access system |
-
1987
- 1987-08-13 JP JP62200951A patent/JP2659192B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444652A (en) | 1989-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0138365B1 (en) | Communications network having a single node and a plurality of outstations | |
| US5621895A (en) | Frame-structured bus system for transmitting both synchronous and asynchronous data over a star-coupled local operation network | |
| US20080259950A1 (en) | Method for the transmission and reception of data contents in a communications network, corresponding computer program product, storage means and devices | |
| EP0105902B1 (en) | Synchronization apparatus in transmitting information on a simplex bus | |
| JP2659192B2 (en) | Loop data transmission method | |
| US7334147B1 (en) | Method and architecture for synchronizing a path generator and/or extractor to a processor | |
| JPH0693690B2 (en) | Loop type data transmission system | |
| US7440765B2 (en) | Timing signal generation in telecommunications networks | |
| JP2001186099A (en) | Synchronous data transmission system and device | |
| JP3821894B2 (en) | Time division multiplexing | |
| JPH07193525A (en) | Synchronizing system for radio communication network | |
| JPS63306738A (en) | Loop type data transmission system | |
| JPH0315868B2 (en) | ||
| JPS61206343A (en) | Word synchronizing time-division multiplex slot access system | |
| JP3773219B2 (en) | Time synchronization method and system in digital synchronization network | |
| JPH04115733A (en) | Synchronizing communication system | |
| JPH0425743B2 (en) | ||
| JP3220074B2 (en) | Method and apparatus for synchronizing between base stations | |
| JPS58141047A (en) | Transmission system | |
| JP2896856B2 (en) | Apparatus and method for extracting fit synchronization signal in small earth station system | |
| JPS5923502B2 (en) | loop transmission system | |
| JPH0653923A (en) | Sdh radio communication system and transmitter-receiver | |
| JP2000078120A (en) | In-equipment synchronous circuit | |
| JP2003298562A (en) | Asynchronous data transmission and reception method | |
| JPH0693668B2 (en) | All-ground multi-frame phase synchronization circuit |