JPH01135823U - - Google Patents
Info
- Publication number
- JPH01135823U JPH01135823U JP3252388U JP3252388U JPH01135823U JP H01135823 U JPH01135823 U JP H01135823U JP 3252388 U JP3252388 U JP 3252388U JP 3252388 U JP3252388 U JP 3252388U JP H01135823 U JPH01135823 U JP H01135823U
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- gate
- flop
- channel
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
Landscapes
- Logic Circuits (AREA)
Description
第1図は実施例に用いられたD―F/Fの内部
構成を示す回路図、第2図は伝送ゲートTg1お
よびTg4の内部構成を示す回路図、第3図は伝
送ゲートTg1およびTg4を構成するC―MO
Sの内部構造を示す断面図、第4図はC―MOS
の閾値電圧調整の説明図、第5図は伝送ゲートT
g1におけるP―MOS部のスイツチング動作の
説明図、第6図は、同じく伝送ゲートTg2にお
けるN―MOS部のスイツチング動作の説明図、
第7図は実施例にかかる伝送ゲートのタイミング
チヤート、第8図は実施例に係るD―F/Fによ
り構成したシフトレジスタの結線図、第9図は従
来のD―F/Fにより構成したシフトレジスタの
結線図、第10図は従来のシフトレジスタに加え
られるクロツク信号の波形図、第11図は従来例
にかかるの伝送ゲートのタイミングチヤートであ
る。 1……インバータ、2……NORゲート、3…
…インバータ、4……NORゲート、5……N―
MOS、6……P―MOS、11,12……ゲー
ト電極、13,14……酸化膜、16……インバ
ータ、F1〜F7……D形フリツプフロツプ、T
g1〜Tg4……伝送ゲート。
構成を示す回路図、第2図は伝送ゲートTg1お
よびTg4の内部構成を示す回路図、第3図は伝
送ゲートTg1およびTg4を構成するC―MO
Sの内部構造を示す断面図、第4図はC―MOS
の閾値電圧調整の説明図、第5図は伝送ゲートT
g1におけるP―MOS部のスイツチング動作の
説明図、第6図は、同じく伝送ゲートTg2にお
けるN―MOS部のスイツチング動作の説明図、
第7図は実施例にかかる伝送ゲートのタイミング
チヤート、第8図は実施例に係るD―F/Fによ
り構成したシフトレジスタの結線図、第9図は従
来のD―F/Fにより構成したシフトレジスタの
結線図、第10図は従来のシフトレジスタに加え
られるクロツク信号の波形図、第11図は従来例
にかかるの伝送ゲートのタイミングチヤートであ
る。 1……インバータ、2……NORゲート、3…
…インバータ、4……NORゲート、5……N―
MOS、6……P―MOS、11,12……ゲー
ト電極、13,14……酸化膜、16……インバ
ータ、F1〜F7……D形フリツプフロツプ、T
g1〜Tg4……伝送ゲート。
Claims (1)
- 【実用新案登録請求の範囲】 第1のクロツク信号と、この逆相である第2の
クロツク信号とにより駆動されるC―MOS伝送
ゲートを1対以上備えたD形フリツプフロツプに
おいて、 ゲート遅延および波形変形により位相の遅れた
クロツク信号が印加される上記伝送ゲート内のN
チヤネルまたはPチヤネルの閾値電圧をオフ領域
が拡大する側に変更したことによりゲートの閉鎖
タイミングの遅れを補正したことを特徴とするD
形フリツプフロツプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3252388U JPH01135823U (ja) | 1988-03-11 | 1988-03-11 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3252388U JPH01135823U (ja) | 1988-03-11 | 1988-03-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01135823U true JPH01135823U (ja) | 1989-09-18 |
Family
ID=31259056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3252388U Pending JPH01135823U (ja) | 1988-03-11 | 1988-03-11 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01135823U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166748A (ja) * | 1999-12-09 | 2001-06-22 | Seiko Epson Corp | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 |
-
1988
- 1988-03-11 JP JP3252388U patent/JPH01135823U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166748A (ja) * | 1999-12-09 | 2001-06-22 | Seiko Epson Corp | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4629909A (en) | Flip-flop for storing data on both leading and trailing edges of clock signal | |
JPS6216478B2 (ja) | ||
JPH01135823U (ja) | ||
JPS62117410A (ja) | フリツプフロツプ | |
JPH0224633U (ja) | ||
JPS6217278U (ja) | ||
JPH02103924U (ja) | ||
JPS6255175U (ja) | ||
JPS62105627U (ja) | ||
JPH0475430U (ja) | ||
JPS6116588U (ja) | Crtデイスプレイのドツト補正回路 | |
JPS635529U (ja) | ||
JPS63171027U (ja) | ||
JPH01117164U (ja) | ||
JPS61149431U (ja) | ||
JPS6246931U (ja) | ||
JPH01127019U (ja) | ||
JPS6142495U (ja) | 電子時計 | |
JPS6181221U (ja) | ||
JPS5835200U (ja) | サンプリング・ホ−ルド回路 | |
JPS6335154U (ja) | ||
JPS5840941U (ja) | アナログ−デジタル変換器 | |
JPH0480134U (ja) | ||
JPH01144883U (ja) | ||
JPH0326191U (ja) |