JPH01131468A - Current loading and voltage driver circuit - Google Patents

Current loading and voltage driver circuit

Info

Publication number
JPH01131468A
JPH01131468A JP62290265A JP29026587A JPH01131468A JP H01131468 A JPH01131468 A JP H01131468A JP 62290265 A JP62290265 A JP 62290265A JP 29026587 A JP29026587 A JP 29026587A JP H01131468 A JPH01131468 A JP H01131468A
Authority
JP
Japan
Prior art keywords
current
voltage
circuit
output
voltage driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62290265A
Other languages
Japanese (ja)
Other versions
JP2635059B2 (en
Inventor
Masatoshi Nagao
長尾 正敏
Atsushi Kurita
栗田 淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Priority to JP62290265A priority Critical patent/JP2635059B2/en
Publication of JPH01131468A publication Critical patent/JPH01131468A/en
Application granted granted Critical
Publication of JP2635059B2 publication Critical patent/JP2635059B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the size of the title circuit and to increase its density by providing a means for current loading and a means for applying a prescribed voltage to a circuit element to be measured, and switching said means by a switching means. CONSTITUTION:The circuit includes a programmable current source 21, two power sources of a current sink 22, and two diode bridge circuits B21 and B22, and is equipped with the switching means for realizing a current loading function and a voltage driver function. In a current loading mode, only transistors (TR) Q21 and Q24 are turned on to load a positive and a negative current to a circuit terminal to be measured from the current source 21 and current sink 22 through a load R. In voltage driver mode, on the other hand, only the TRs Q21 and Q24 are turned on so as to set the current source 21 and current sink 22 to max. values and output a low-reference voltage LRef as an output voltage and only TRs Q23 and Q24 are turned on so as to obtain a high-reference voltage HRef as the output voltage.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、集積回路測定において、被測定回路素子の各
端子の電圧及び電流直流特性等の評価を行うため、該被
測定回路素子の各端子に測定波形等を供給し、また、該
被測定回路素子に電流等をロードさせる電流ロード・電
圧ドライバ回路に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention provides a method for evaluating the voltage and current DC characteristics of each terminal of a circuit element under test in integrated circuit measurement. The present invention relates to a current load/voltage driver circuit that supplies measurement waveforms and the like to a circuit element to be measured and loads a current and the like to the circuit element to be measured.

〔従来技術およびその問題点〕[Prior art and its problems]

例えば、集積回路の直流特性測定において、被測定回路
素子の端子の仕様に応じて、電圧印加/電流測定(主に
入力端子)または電流印加/電圧測定(主に出力端子)
が行われる。従来、このような被測定回路素子端子を接
続するテストヘッド部には、主に第4図に示すように各
端子にコンパレータC4、電流ロードし4、電圧ドライ
バD4から成るユニットがそれぞれ設けられる。実際の
測定においては、被測定回路素子の出力端子より電流を
取り出す等においては、電流ロードし4を接続し、所与
のしきい値とコンパレータC4で比較、判別を行う。一
方、被測定回路素子の入力端子に予め定められた電圧を
供給する等においては、電圧ドライバD4を接続し、コ
ンパレータC4にて判別を行う。
For example, when measuring DC characteristics of integrated circuits, depending on the terminal specifications of the circuit element under test, voltage application/current measurement (mainly input terminals) or current application/voltage measurement (mainly output terminals)
will be held. Conventionally, a test head section to which terminals of a circuit element to be measured are connected is mainly provided with a unit consisting of a comparator C4, a current loader 4, and a voltage driver D4 for each terminal, as shown in FIG. In actual measurement, when taking out a current from the output terminal of a circuit element to be measured, a current load circuit 4 is connected, and comparison and discrimination are performed with a given threshold value by a comparator C4. On the other hand, when supplying a predetermined voltage to the input terminal of the circuit element under test, the voltage driver D4 is connected and the comparator C4 makes a determination.

近年、テストヘッド部の小規模化の要求が高まり、よっ
て各端子に設けられる上記ユニットの高密度化が必要と
されている。さらに、電流ロードし4と電圧ドライバD
4は相異なる測定状況によって使用されており、したが
って、共存しているがために不使用時の無駄な電力を消
費していることになる。
In recent years, there has been an increasing demand for smaller test head sections, and as a result, it is necessary to increase the density of the units provided at each terminal. Furthermore, current load 4 and voltage driver D
4 are used in different measurement situations, and therefore, because they coexist, power is wasted when not in use.

〔発明の目的〕[Purpose of the invention]

本願発明の目的は、上述の従来の問題点を解消し、テス
トヘッド部のユニット数を減らし、高密度にハイブリッ
ト集積回路化された電流ロード・電圧ドライバ回路を提
供することにある。
An object of the present invention is to solve the above-mentioned conventional problems, reduce the number of units in the test head section, and provide a current load/voltage driver circuit that is integrated into a high-density hybrid circuit.

〔発明の概要〕[Summary of the invention]

本発明の一実施例では、第1図に示すように、集積回路
の評価を行うため、各端子に所望の電圧波形を印加する
電圧ドライバと各端子に所望の電流をロードさせる電流
ロードの機能を有し、これらを切り換えるスイッチング
手段より構成される電流ロード・電圧ドライバ回路であ
る。
In one embodiment of the present invention, as shown in FIG. 1, in order to evaluate integrated circuits, a voltage driver applies a desired voltage waveform to each terminal, and a current load function loads a desired current to each terminal. This is a current load/voltage driver circuit consisting of switching means for switching these.

〔発明の実施例〕[Embodiments of the invention]

第2図に本願発明の好適な実施例である電流ロード・電
圧ドライバ回路を示す。まず、本実施例の説明をわかり
易くするために従来の電流ロードを簡単に説明する。第
5図に通常の電流ロードL5は、主として、電流源51
と電流シンク52と4個のダイオードOS+〜DS4か
ら形成されるブリッジ回路で構成される。これら2個の
正負の電源は、各々任意の値に設定可能なプロラマブル
のものである。これは、被測定の出力電圧値によって、
任意のスレッシュホールド電圧Vアを設定することによ
り、電流印加(電流源51)或いは電流の取り出しく電
流シンク52)に切り換えることが可能となる。本実施
例では、プロラマプルな2個の電源、電流源21と電流
シンク22と2&Ilのダイオード・ブリッジ回路BZ
l+ szgを含み、電流ロード機能及び電圧ドライバ
機能を実現するための切り換え手段が備えられている。
FIG. 2 shows a current load/voltage driver circuit according to a preferred embodiment of the present invention. First, in order to make the explanation of this embodiment easier to understand, a conventional current load will be briefly explained. In FIG. 5, the normal current load L5 is mainly the current source 51.
It is composed of a bridge circuit formed from a current sink 52 and four diodes OS+ to DS4. These two positive and negative power supplies are programmable and can be set to arbitrary values. This depends on the output voltage value to be measured.
By setting an arbitrary threshold voltage Va, it is possible to switch to current application (current source 51) or current extraction (current sink 52). In this embodiment, there are two proramaple power supplies, a current source 21, a current sink 22, and a diode bridge circuit BZ of 2&Il.
l+ szg, and is provided with switching means for realizing current load function and voltage driver function.

電流ロードモードにおいて、トランジスタQ21+口z
4のみONとし、L□、電圧が第5図におけるスレッシ
ュホールド電圧Vアとなる。上述したように、負荷抵抗
Rを介して、被測定回路素子(図示せず)に電流源21
及び電流シンク22から正または負の電流をロードさせ
る。電圧ドライバモードにおいては、通常、電流源21
及び電流シンク22をその最大値に設定し、本回路の出
力電圧を低基準電圧L□、とする時は、トランジスタロ
!l+ Q24のみONとし、また出力電圧を高基準電
圧H&#、とする時には、トランジスタQtM、QZ&
のみONとなるように切り換える。加えて、トランジス
タQtt、(hsのみONとすることによって、どちら
のダイオード・ブリッジ回路B!l+ Lzにも電流が
流れないようにすることによって、その出力においては
高インピーダンスモードとすることもできる。これらト
ランジスタUZ+〜[1zhの0N10FF動作は周知
の技術であり、ここではその説明を省略し、特に限定す
るものでもない。 尚、本実施例ではスイッチング手段
としてトランジスタを用いたが、例えば、FET等の他
のスイッチング素子を使用することも可能である。
In current load mode, transistor Q21 +
4 is turned on, and the voltage L□ becomes the threshold voltage Va in FIG. As described above, the current source 21 is connected to the circuit element under test (not shown) via the load resistor R.
and loading a positive or negative current from the current sink 22. In the voltage driver mode, the current source 21
When setting the current sink 22 to its maximum value and setting the output voltage of this circuit to the low reference voltage L□, the transistor low! When only Q24 is turned on and the output voltage is set to the high reference voltage H&#, the transistors QtM, QZ &
Switch it so that only the switch is turned ON. In addition, by turning on only the transistors Qtt and (hs) so that no current flows through either diode bridge circuit B!l+Lz, a high impedance mode can be set at the output. The 0N10FF operation of these transistors UZ+ to [1zh is a well-known technique, and its explanation is omitted here, and it is not particularly limited. In this embodiment, a transistor is used as a switching means, but for example, a FET, etc. It is also possible to use other switching elements.

なお、出力に接続された抵抗Pは電圧ドライバの出力整
合抵抗として用いられる。また、高速回路において、零
電圧出力とすれば、外部回路の終端として用いることが
できる。
Note that the resistor P connected to the output is used as an output matching resistor of the voltage driver. Furthermore, in high-speed circuits, if the output voltage is zero, it can be used as the termination of an external circuit.

第3図は、集積回路測定装置のピンエレクトロニクスを
示し、以下に一応用例として被測定回路素子の判別方法
を述べる。ピンエレクトロニクスにおいて、本願発明の
電流ロード・電圧ドライバ回路D/L、が用いられてお
り、直流における電流源あるいは電圧源としてはもとよ
り、100MHzを越えるパルス・ドライバとしても用
いられる。以下の説明においては、而単にするため、電
流源ロル、とじて動作している場合を示す。
FIG. 3 shows the pin electronics of an integrated circuit measuring device, and a method for identifying circuit elements to be measured will be described below as an example of application. In pin electronics, the current load/voltage driver circuit D/L of the present invention is used not only as a DC current source or voltage source but also as a pulse driver exceeding 100 MHz. In the following description, for the sake of simplicity, a case will be shown in which the current source is operated with the current source closed.

ピンP ff++ P:l!+、++ P:lk l+
+j P’Jnは被測定回路素子(図示せず)の各リー
ドにそれぞれ接続され、各リードを駆動したり、各リー
ド上の信号を測定したりするために用いられる。ピンエ
レクトロニクスPIEi+、PE:+z、、、、PEz
m 1.、IPEffaに対して1つずつ設けられてお
り、実質的に同じ構成である。以下、ピンエレクトロニ
クスPH31について詳述する。
Pin P ff++ P:l! +, ++ P:lk l+
+j P'Jn is connected to each lead of a circuit element under test (not shown) and is used to drive each lead and measure the signal on each lead. Pin electronics PIEi+, PE: +z, , PEz
m1. , IPeffa, and have substantially the same configuration. The pin electronics PH31 will be explained in detail below.

ピンエレクトロニクスPth +は図示しない外部コン
トローラにより制御されて動作する。スイッチS、lは
ピンP31を5ztn、Sz+bのいずれかに接続する
The pin electronics Pth + operates under the control of an external controller (not shown). Switch S, l connects pin P31 to either 5ztn or Sz+b.

スイッチ5:+1と電流ロード・電圧ドライバ回路D/
L+の接続は第1図のように行うこともできる。その場
合は電圧コンパレータC3rの入力をX点で切断してp
Hに接続するようにすればよい、ピンP、lが531m
に接続されると電流源D/L、によりビンP31が付勢
される。ビンP31の電圧は電圧コンパレータCalに
より2つの相異なるしきい値と比較され、各しきい値に
対する大小関係(HT、LT倍信号示す)が外部のコン
トローラよりストローブ信号SI によってプリップ・
プロップFFにラッチされる。HT、、LT、のそれぞ
れに対応するラッチされた信号 HT+’とLT、’は
比較論理CLIに入力され、高レベルしきい値より高い
か、低レベルしきい値より低いか、両しきい値開のレベ
ルかにより出力H1、Ll 、 Wlがそれぞれ高レベ
ルとなる。マルチプレクサMUXは出力計、Ll、Wl
を入力し、前もって定められた判定基準により合格/不
合格信号(pp倍信号呼称する)をワイアード・オア回
路PF、に出力する。一方、出力計、L1.Wlの内容
は状態レジスタSRにラッチされ、出力SRO,からデ
ータ・バスDBに読み出される。
Switch 5: +1 and current load/voltage driver circuit D/
The connection of L+ can also be made as shown in FIG. In that case, disconnect the input of voltage comparator C3r at point
Just connect it to H, pins P and l are 531m
When connected to the current source D/L, the bin P31 is energized. The voltage of bin P31 is compared with two different threshold values by a voltage comparator Cal, and the magnitude relationship (indicated by the HT and LT times signals) with respect to each threshold value is pre-amplified by the strobe signal SI from an external controller.
Latched to prop FF. The latched signals HT+' and LT,' corresponding to HT, and LT, respectively, are input to the comparison logic CLI and determine whether they are higher than the high level threshold, lower than the low level threshold, or both thresholds. Depending on the open level, the outputs H1, Ll, and Wl each become high level. Multiplexer MUX is output meter, Ll, Wl
is input, and a pass/fail signal (referred to as a pp multiplied signal) is output to the wired OR circuit PF according to a predetermined criterion. On the other hand, the output meter, L1. The contents of Wl are latched into the status register SR and read out from the output SRO, onto the data bus DB.

ピンエレクトロニクスがピンP31を531kに接続し
た場合は、プログラマブル電圧源v1の出力電圧がピン
Pfflに印加され、ビンPfflに流れ込む電流値が
電流コンパレータC:l□によって2つのしきい値と比
較される。比較出力の処理とワイアード・オア回路PF
、及び状態レジスタ出力SROへのデータ出力は前述の
電圧コンパレータCalの出力と同様に、HTz、LT
z、FF、HTz’、LTz’、CLz、H2,W2.
L2゜M(IX、Si2がHT+、LT+、FP、HT
+’、LT+・、 CL+、HIJI、Ll、SPの動
作をそれぞれ行うことにより達成される。
If the pin electronics connects pin P31 to 531k, the output voltage of programmable voltage source v1 is applied to pin Pffl, and the current value flowing into bin Pffl is compared with two thresholds by current comparator C:l□. . Comparison output processing and wired OR circuit PF
, and the data output to the status register output SRO is similar to the output of the voltage comparator Cal described above, HTz, LT
z, FF, HTz', LTz', CLz, H2, W2.
L2゜M (IX, Si2 is HT+, LT+, FP, HT
This is achieved by performing the operations of +', LT+., CL+, HIJI, Ll, and SP, respectively.

ピンエレクトロニクスPE51.PH3z9.、、PE
3* 、、、、PH37はいくつかのグループに分けら
れ、各グループのワイアード・オア回路は全て接続され
、合格/不合格レジスタPFRの1つの入力に該当グル
ープないにおける不合格出力の有無を知らせる。
Pin Electronics PE51. PH3z9. ,,P.E.
3* , , , PH37 is divided into several groups, the wired-OR circuits of each group are all connected, and one input of the pass/fail register PFR is notified of the presence or absence of a fail output in the corresponding group. .

外部コントローラはレジスタPFI?の内容を検査し、
不合格グループが見出されると、そのグルー−プ内のピ
ンエレクトロニクスをシリアル・ポーリングし各状態レ
ジスタの内容を読み出す。このようにして、不合格出力
を与えたピンエレクトロニクスの状態が外部コントロー
ラに通知される。
Is the external controller a register PFI? inspect the contents of
Once a failing group is found, it serially polls the pin electronics in that group and reads the contents of each status register. In this way, the external controller is notified of the state of the pin electronics that gave the fail output.

尚、本実施例では、パッケージングされた集積回路の測
定について詳述したが、例えば、ウェハ状態等の集積回
路の各端子の評価においても本発明を実施することは可
能である。
In this embodiment, the measurement of a packaged integrated circuit has been described in detail, but the present invention can also be implemented in the evaluation of each terminal of an integrated circuit in a wafer state, for example.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本願発明に係る電流ロード・電圧
ドライバ回路は、従来の別長ニフト素子を複合すること
により、小型化するとともに使用電力の節減をはかり、
したがって、コスト低減にも大いに貢献する。
As explained above, the current load/voltage driver circuit according to the present invention is made smaller and consumes less power by combining conventional different length nift elements.
Therefore, it greatly contributes to cost reduction.

さらに、本回路では、コンパレータと接続するリレーに
生ずる寄生容量を削減したことにより、集積回路測定の
精度も向上する。
Furthermore, this circuit improves the accuracy of integrated circuit measurements by reducing the parasitic capacitance that occurs in the relay connected to the comparator.

また、小型化によって自由度の高いピンエレクトロニク
スの構成が可能になる。
Furthermore, miniaturization allows for a highly flexible configuration of pin electronics.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例である電流ロード・電圧ドラ
イバ回路の概略図。第2図は本発明の一実施例である電
流ロード・電圧ドライバ回路の回路図。第3図は本発明
の電流ロード・電圧ドライバ回路を用いたピンエレクト
ロニクスの構成図。 第4図は従来の電流ロード及び電圧ドライバのウニニッ
ト構成を示す図。第5図は従来の電流ロードの回路図。 C++C4:コンパレータ、L、:電流ロード。 D4:電流ドライバ、 21.51:電流源。 22.52  :電流シンク。 PH3+、 PH3g+、、、PEzz、、、+PE1
t+、、、、PE:tn :ピンエレクトロニクス。
FIG. 1 is a schematic diagram of a current load/voltage driver circuit according to an embodiment of the present invention. FIG. 2 is a circuit diagram of a current load/voltage driver circuit according to an embodiment of the present invention. FIG. 3 is a configuration diagram of pin electronics using the current load/voltage driver circuit of the present invention. FIG. 4 is a diagram showing a unit configuration of a conventional current load and voltage driver. Figure 5 is a circuit diagram of a conventional current load. C++C4: Comparator, L: Current load. D4: Current driver, 21.51: Current source. 22.52: Current sink. PH3+, PH3g+,,,PEzz,,,+PE1
t+, , PE: tn: Pin electronics.

Claims (1)

【特許請求の範囲】[Claims] 複数個の端子を有する回路素子の特性測定において、前
記各端子を介して前記被測定回路素子に電流ロードさせ
る手段と前記各端子を介して前記被測定回路素子に所定
の電圧を印加させる手段と前記電流ロードと電圧印加手
段を切り換えるスイッチング手段より成ることを特徴と
する電流ロード・電圧ドライバ回路。
In measuring the characteristics of a circuit element having a plurality of terminals, means for loading a current to the circuit element under test through each of the terminals, and means for applying a predetermined voltage to the circuit element under test through each of the terminals. A current load/voltage driver circuit comprising switching means for switching between the current load and the voltage application means.
JP62290265A 1987-11-16 1987-11-16 Current load / voltage driver circuit Expired - Lifetime JP2635059B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62290265A JP2635059B2 (en) 1987-11-16 1987-11-16 Current load / voltage driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62290265A JP2635059B2 (en) 1987-11-16 1987-11-16 Current load / voltage driver circuit

Publications (2)

Publication Number Publication Date
JPH01131468A true JPH01131468A (en) 1989-05-24
JP2635059B2 JP2635059B2 (en) 1997-07-30

Family

ID=17753901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62290265A Expired - Lifetime JP2635059B2 (en) 1987-11-16 1987-11-16 Current load / voltage driver circuit

Country Status (1)

Country Link
JP (1) JP2635059B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253883A (en) * 1984-05-30 1985-12-14 Advantest Corp Constant current load/constant voltage applied current measuring apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253883A (en) * 1984-05-30 1985-12-14 Advantest Corp Constant current load/constant voltage applied current measuring apparatus

Also Published As

Publication number Publication date
JP2635059B2 (en) 1997-07-30

Similar Documents

Publication Publication Date Title
US10162004B2 (en) Tap domain selection circuit with AUX buffers and multiplexer
JP2513904B2 (en) Testability circuit
US4743841A (en) Semiconductor integrated circuit including circuit elements evaluating the same and having means for testing the circuit elements
US8020057B2 (en) Comparator circuitry connected to input and output of tristate buffer
US20110161761A1 (en) Probeless testing of pad buffers on wafer
US7159159B2 (en) Circuit and method for adding parametric test capability to digital boundary scan
US5418470A (en) Analog multi-channel probe system
US5457381A (en) Method for testing the electrical parameters of inputs and outputs of integrated circuits without direct physical contact
EP0317578A4 (en) Tri-state circuit tester.
US5642364A (en) Contactless testing of inputs and outputs of integrated circuits
US4779042A (en) Computer-aided probe with tri-state circuitry test capability
JPH01131468A (en) Current loading and voltage driver circuit
JPH08248102A (en) Function inspection circuit of electronic circuit and method therefor
Starzyk et al. An organization of the test bus for analog and mixed-signal systems
US20220341991A1 (en) Chip testing apparatus and system
JPH07109844B2 (en) Semiconductor integrated circuit
JPS6138576A (en) Semiconductor integrated circuit
JPS63135883A (en) Test circuit for integrated circuit
JP2595263B2 (en) Automatic test pattern creation method
JPS63257242A (en) Semiconductor storage device with logic circuit
JPS631248Y2 (en)
JPS6144372A (en) Apparatus for testing logical lsi
JPS6039186B2 (en) semiconductor element
JPH0326972A (en) Array tester
US20130238949A1 (en) Semiconductor test system and method

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 11