JP2635059B2 - Current load / voltage driver circuit - Google Patents
Current load / voltage driver circuitInfo
- Publication number
- JP2635059B2 JP2635059B2 JP62290265A JP29026587A JP2635059B2 JP 2635059 B2 JP2635059 B2 JP 2635059B2 JP 62290265 A JP62290265 A JP 62290265A JP 29026587 A JP29026587 A JP 29026587A JP 2635059 B2 JP2635059 B2 JP 2635059B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- current load
- voltage driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔発明の技術〕 本発明は、集積回路測定において、被測定回路素子の
各素子の電圧及び電流直流特性等の評価を行うため、該
被測定回路素子の各端子に測定波形等を提供し、また、
該被測定回路素子に電流等をロードさせる電流ロード・
電圧ドライバ回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technique of the Invention] In the present invention, in order to evaluate the voltage and current DC characteristics of each element of a circuit element to be measured in an integrated circuit measurement, each terminal of the circuit element to be measured is Provides measurement waveforms, etc.
A current load for loading a current or the like into the circuit element to be measured;
The present invention relates to a voltage driver circuit.
例えば、集積回路の直流特性測定において、被測定回
路素子の端子の仕様に応じて、電圧印加/電流測定(主
に入力端子)または電流印加/電圧測定(主に出力端
子)が行われる。従来、このような被測定回路素子端子
を接続するテストヘッド部には、主に第4図に示すよう
に各端子にコンパレータC4、電流ロードL4、電圧ドライ
バD4から成るユニットがそれぞれ設けられる。実際の測
定においては、被測定回路素子の出力端子より電流を取
り出す等においては、電流ロードL4を接続し、所与のし
きい値とコンパレータC4で比較、判別を行う。一方、被
測定回路素子の入力端子に予め定められた電圧を供給す
る等においては、電圧ドライバD4を接続し、コンパレー
タC4にて判別を行う。For example, in the measurement of the DC characteristics of an integrated circuit, voltage application / current measurement (mainly an input terminal) or current application / voltage measurement (mainly an output terminal) is performed according to the specifications of a terminal of a circuit element to be measured. Conventionally, in a test head section for connecting such circuit element terminals to be measured, units each mainly comprising a comparator C 4 , a current load L 4 , and a voltage driver D 4 are provided at each terminal as shown in FIG. Can be In actual measurement, in such draws current from the output terminal of the circuit under test element, and connecting a current load L 4, comparison, determination performed at a given threshold and the comparator C 4. On the other hand, in such supplies a predetermined voltage to the input terminal of the circuit under test element, is connected with a voltage driver D 4, to discriminate by the comparator C 4.
近年、テストヘッド部の小規模化の要求が高まり、よ
って各端子に設けられる上記ユニットの高密度化が必要
とされている。さらに、電流ロードL4と電圧ドライバD4
は相異なる測定状況によって使用されており、したがっ
て、共存しているがために不使用時の無駄な電力を消費
していることになる。In recent years, there has been an increasing demand for downsizing of the test head section, and thus a higher density of the units provided for each terminal is required. In addition, current load L 4 and voltage driver D 4
Are used in different measurement situations, and therefore coexist and consume wasteful power when not in use.
本願発明の目的は、上述の従来の問題点を解消し、テ
ストヘッド部のユニット数を減らし、高密度にハイブリ
ット集積回路化された電流ロード・電圧ドライバ回路を
提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems, reduce the number of units in a test head unit, and provide a current load / voltage driver circuit integrated in a high density hybrid integrated circuit.
本発明の一実施例では、第1図に示すように、集積回
路の評価を行うため、各端子に所望の電圧波形を印加す
る電圧ドライバと各端子に所望の電流をロードさせる電
流ロードの機能を有し、これらを切り換えるスイッチン
グ手段より構成される電流ロード・電圧ドライバ回路で
ある。In one embodiment of the present invention, as shown in FIG. 1, in order to evaluate an integrated circuit, a voltage driver for applying a desired voltage waveform to each terminal and a current load function for loading a desired current to each terminal And a current load / voltage driver circuit comprising switching means for switching between them.
第2図に本願発明の好適な実施例である電流ロード・
電圧ドライバ回路を示す。まず、本実施例の説明をわか
り易くするために従来の電流ロードを簡単に説明する。
第5図に通常の電流ロードL5は、主として、電流源51と
電流シンク52と4個のダイオードD51〜D54から形成され
るブリッジ回路で構成される。これら2個の正負の電源
は、各々任意の値に設定可能なプロラマブルのものであ
る。これは、被測定の出力電圧値によって、任意のスレ
ッシュホールド電圧VTを設定することにより、電流印加
(電流源51)或いは電流の取り出し(電流シンク52)に
切り換えることが可能となる。本実施例では、プロラマ
ブルな2個の電源、電流源21と電流シンク22と2組のダ
イオード・ブリッジ回路B21,B22を含み、電流ロード機
能及び電圧ドライバ機能を実現するための切り換え手段
が備えられている。電流ロードモードにおいて、トラン
ジスタQ21,Q24のみONとし、LRef電圧が第5図における
スレッシュホールド電圧VTとなる。上述したように、負
荷抵抗Rを介して、被測定回路素子(図示せず)に電流
源21及び電流シンク22から正または負の電流をロードさ
せる。電圧ドライバモードにおいては、通常、電流源21
及び電流シンク22をその最大値に設定し、本回路の出力
電圧を低基準電圧LRefとする時は、トランジスタQ21,Q
24のみONとし、また出力電圧を高基準電圧HRefとする時
には、トランジスタQ23、Q26のみONとなるように切り換
える。加えて、トランジスタQ22、Q25のみONとすること
によって、どちらのダイオード・ブリッジ回路B21,B22
にも電流が流れないようにすることによって、その出力
においては高インピーダンスモードとすることもでき
る。これらトランジスタQ21〜Q26のON/OFF動作は周知の
技術であり、ここではその説明を省略し、特に限定する
ものでもない。尚、本実施例ではスイッチング手段とし
てトランジスタを用いたが、例えば、FET等の他のスイ
ッチング素子を使用することも可能である。FIG. 2 shows a current load, which is a preferred embodiment of the present invention.
3 shows a voltage driver circuit. First, a conventional current load will be briefly described in order to make the description of the present embodiment easy to understand.
Normal current load and L 5 in FIG. 5, mainly composed of a bridge circuit formed from the current source 51 and current sink 52 and four diodes D 51 to D 54. These two positive and negative power supplies are programmable, each of which can be set to any value. This is because the output voltage value of the measured, by setting an arbitrary threshold voltage V T, it is possible to switch the current applied extraction of (current source 51) or current (current sink 52). This embodiment includes two programmable power supplies, a current source 21 and a current sink 22 and two sets of diode bridge circuits B 21 and B 22 , and a switching means for realizing a current load function and a voltage driver function. Provided. In current load mode, the ON only the transistor Q 21, Q 24, L Ref voltage becomes the threshold voltage V T in Figure 5. As described above, the circuit element under test (not shown) is loaded with a positive or negative current from the current source 21 and the current sink 22 via the load resistor R. In the voltage driver mode, the current source 21
When the current sink 22 is set to its maximum value and the output voltage of the circuit is set to the low reference voltage L Ref , the transistors Q 21 and Q
Turns ON only 24, also the output voltage when the high reference voltage H Ref switches so that ON only the transistor Q 23, Q 26. In addition, by turning ON only the transistors Q 22 and Q 25 , either of the diode bridge circuits B 21 and B 22
By preventing the current from flowing, the output can be set to a high impedance mode. These ON / OFF operation of the transistor Q 21 to Q 26 are well known in the art, where the description is omitted, nor particularly limited. In this embodiment, a transistor is used as the switching means. However, for example, another switching element such as an FET can be used.
なお、出力に接続された抵抗Rは電圧ドライバの出力
整合抵抗として用いられる。また、高速回路において、
零電圧出力とすれば、外部回路の終端として用いること
ができる。Note that the resistor R connected to the output is used as an output matching resistor of the voltage driver. In high-speed circuits,
If the output is zero voltage, it can be used as a termination of an external circuit.
第3図は、集積回路測定装置のピンエレクトロニクス
を示し、以下に一応用例として被測定回路素子の判別方
法を述べる。ピンエレクトロニクスにおいて、本願発明
の電流ロード・電圧ドライバ回路D/L1が用いられてお
り、直流における電流源あるいは電圧源としてはもとよ
り、100MHzを越えるパルス・ドライバとしても用いられ
る。以下の説明においては、簡単にするため、電流源D/
L1として動作している場合を示す。FIG. 3 shows pin electronics of an integrated circuit measuring device, and a method of determining a circuit element to be measured will be described below as an application example. In the pin electronics, and the current load voltage driver circuit D / L 1 is used in the present invention, the current source or voltage source in a direct current as well, is also used as a pulse driver exceeding 100 MHz. In the following description, the current source D /
Shows a case of operating as L 1.
ピンP31,P32,..,P3k,..,P3nは被測定回路素子(図示
せず)の各リードにそれぞれ接続され、各リードを駆動
したり、各リード上の信号を測定したりするために用い
られる。ピンエレクトロニクスPE31,PE32,..,PE3k,..,P
E3nに対して1つずつ設けられており、実質的に同じ構
成である。以下、ピンエレクトロニクスPE31について詳
述する。ピンエレクトロニクスPE31は図示しない外部コ
ントローラにより制御されて動作する。スイッチS31は
ピンP31をS31a,S31bのいずれかに接続する。スイッチS
31と電流ロード・電圧ドライバ回路D/L1の接続は第1図
のように行うこともできる。その場合は電圧コンパレー
タC31の入力をX点で切断してP31に接続するようにすれ
ばよい。ピンP31がS31aに接続されると電流D/L1により
ピンP31が付勢される。ピンp31の電圧は電圧コンパレー
タC31により2つの相異なるしきい値と比較され、各し
きい値に対する大小関係(HT,LT信号で示す)が外部の
コントローラよりストローブ信号S1によってプリップ・
プロップFFにランチされる。HT1,LT1のそれぞれに対応
するラッチされた信号HT1′とLT1′は比較論理CL1に入
力され、高レベルしきい値より高いか、低レベルしきい
値より低いか、両しきい値間のレベルかにより出力H1,L
1,W1がそれぞれ高レベルとなる。マルチプレクサMUXは
出力H1,L1,W1を入力し、前もって定められた判定基準に
より合格/不合格信号(PF信号と呼称する)をワイアー
ド・オア回路PF1に出力する。一方、出力H1,L1,W1の内
容は状態レジスタSRにラッチされ、出力SRO1からデータ
・バスDBに読み出される。Pins P 31 , P 32 , .., P 3k , .., P 3n are respectively connected to each lead of the circuit element under test (not shown) to drive each lead or measure the signal on each lead. Or used to do so. Pin electronics PE 31 , PE 32 , .., PE 3k , .., P
E 3n are provided one by one, and have substantially the same configuration. Hereinafter, the pin electronics PE 31 will be described in detail. The pin electronics PE 31 operates under the control of an external controller (not shown). Switch S 31 connects the pin P 31 S 31a, to one of S 31b. Switch S
Connection 31 and the current load voltage driver circuit D / L 1 can also be performed as in the first view. In that case it is sufficient to cut the input of the voltage comparator C 31 at point X so as to be connected to P 31. Pin P 31 is pin P 31 is energized by a current D / L 1 when connected to the S 31a. Voltage on pin p 31 by the voltage comparator C 31 is compared with two different thresholds, Purippu-by magnitude relationship (HT, shown in LT signal) the strobe signals S 1 from the external controller for each threshold
Launched at Prop FF. The latched signals HT 1 ′ and LT 1 ′ corresponding to HT 1 , LT 1 , respectively, are input to the comparison logic CL 1 to determine whether the signal is higher than the high level threshold, lower than the low level threshold, or both. Output H1, L depending on the level between thresholds
1 and W1 are each at a high level. The multiplexer MUX receives the output H1, L1, W1, and outputs a pass / fail signal (referred to as PF signal) Wired OR circuit PF 1 by pre-determined criteria. On the other hand, the contents of the output H1, L1, W1 is latched in the status register SR, it is read from the output SRO 1 to the data bus DB.
ピンエレクトロニクスがピンP31をS31bに接続した場
合は、プログラマブル電圧源V1の出力電圧がピンP31に
印加され、ピンP31に流れ込む電流値が電流コンパレー
タC32によって2つのしきい値と比較される。比較出力
の処理とワイアード・オア回路PF1及び状態レジスタ出
力SROへのデータ出力は前述の電圧コンパレータC31の出
力と同様に、HT2,LT2,FF,HT2′,LT2′,CL2,H2,W2,L2,MU
X,SRがHT1,LT1,FF,HT1′,LT1′,CL1,H1,W1,L1,SRの動
作をそれぞれ行うことにより達成される。ピンエレクト
ロニクスPE31,PE32,..,PE3k,..PE3nはいくつかのグルー
プに分けられ、各グループのワイアード・オア回路は全
て接続され、合格/不合格レジスタPFRの1つの入力に
該当グループないにおける不合格出力の有無を知らせ
る。If the pin electronics is connected to pin P 31 to S 31b, the output voltage of the programmable voltage source V 1 is applied to the pin P 31, the current value flowing into the pin P 31 is the current comparator C 32 and two thresholds Be compared. Data output to the comparison output of the processing and Wired OR circuitry PF 1 and status register output SRO as well as the output of the voltage comparator C 31 described above, HT 2, LT 2, FF , HT 2 ', LT 2', CL 2 , H2, W2, L2, MU
X, SR is achieved by performing HT 1, LT 1, FF, HT 1 ', LT 1', CL 1, H1, W1, L1, SR operation of each. The pin electronics PE 31 , PE 32 , .., PE 3k , .. PE 3n are divided into several groups, and all the wired-OR circuits of each group are connected to one input of the pass / fail register PFR. Notify if there is any rejected output in no applicable group.
外部コントローラはレジスタPFRの内容を検査し、不
合格グループが見出されると、そのグループ内のピンエ
レクトロニクスをシリアル・ポーリングした各状態レジ
スタの内容を読み出す。このようにして、不合格出力を
与えたピンエレクトロニクスの状態が外部コントローラ
に通知される。The external controller examines the contents of the register PFR and, if a failing group is found, reads the contents of each status register that serially polled the pin electronics in that group. In this way, the state of the pin electronics that provided the failed output is notified to the external controller.
尚、本実施例では、パッケージングされた集積回路の
測定について詳述したが、例えば、ウェハ状態等の集積
回路の各端子の評価においても本発明を実施することは
可能である。In the present embodiment, the measurement of the packaged integrated circuit has been described in detail. However, the present invention can be applied to, for example, evaluation of each terminal of the integrated circuit such as a wafer state.
以上説明したように、本願本発明に係る電流ロード・
電圧ドライバ回路は、従来の別ユニット素子を複合する
ことにより、小型化するとともに使用電力の節減をはか
り、したがって、コスト低減にも大いに貢献する。As described above, the current load according to the present invention is
The voltage driver circuit is reduced in size and power consumption by combining the conventional separate unit elements, thus greatly contributing to cost reduction.
さらに、本回路では、コンパレータと接続するリレー
に生ずる寄生容量を削減したことにより、集積回路測定
の精度も向上する。Further, in the present circuit, the accuracy of the integrated circuit measurement is improved by reducing the parasitic capacitance generated in the relay connected to the comparator.
また、小型化によって自由度の高いピンエレクトロニ
クスの構成が可能になる。In addition, miniaturization enables a configuration of pin electronics with a high degree of freedom.
第1図は本発明の一実施例である電流ロード・電圧ドラ
イバ回路の概略図。第2図は本発明の一実施例である電
流ロード・電圧ドライバ回路の回路図。第3図は本発明
の電流ロード・電圧ドライバ回路を用いたピンエレクト
ロニクスの構成図。第4図は従来の電流ロード及び電圧
ドライバのウユニット構成を示す図。第5図は従来の電
流ロードの回路図。 C1,C4:コンパレータ,L4:電流ロード, D4:電流ドライバ,21,51:電流源, 22,52:電流シンク, PE31,PE32,..,PE32,..,PE3k,..,PE3n:ピンエレクトロニ
クス。FIG. 1 is a schematic diagram of a current load / voltage driver circuit according to one embodiment of the present invention. FIG. 2 is a circuit diagram of a current load / voltage driver circuit according to one embodiment of the present invention. FIG. 3 is a configuration diagram of pin electronics using the current load / voltage driver circuit of the present invention. FIG. 4 is a diagram showing a conventional current load and voltage driver unit configuration. FIG. 5 is a circuit diagram of a conventional current load. C 1, C 4: Comparator, L 4: current load, D 4: current driver, 21, 51: current source, 22 and 52: a current sink, PE 31, PE 32, .. , PE 32, .., PE 3k , .., PE 3n : Pin electronics.
Claims (2)
において、プログラマブルな2つの電源と基準電圧と接
続している2つのダイオード・ブリッジ回路と前記2つ
の電源の接続を切り換えるスイッチング手段と前記ダイ
オード・ブリッジ回路と前記端子に接続する負荷抵抗か
らなり、前記スイッチング手段によって、前記ダイオー
ド・ブリッジ回路の一つを前記プログラマブルな電源と
前記負荷抵抗に切換接続させ、所望の電流を前記回路素
子の端子に負荷する手段を提供し、前記ダイオード・ブ
リッジ回路を交互に前記負荷抵抗に切換接続させ、前記
端子に異なる2つの電圧を交互に印加する手段を提供す
る手段を提供することを特徴とする電流ロード・電圧ド
ライバ回路。In a characteristic measurement of a circuit element having a plurality of terminals, two diode bridge circuits connected to two programmable power supplies and a reference voltage, and switching means for switching connection between the two power supplies, A diode bridge circuit and a load resistor connected to the terminal, wherein the switching means switches and connects one of the diode bridge circuits to the programmable power supply and the load resistor, and a desired current is supplied to the circuit element. Providing means for loading a terminal, alternately switching the diode bridge circuit to the load resistor, and providing means for alternately applying two different voltages to the terminal. Current load and voltage driver circuit.
電圧ドライバ回路において、前記スイッチング手段を操
作して前記二つの電源を切換接地させ、前記端子に対し
て高インピーダンスを印加する手段を提供することを特
徴とする電流ロード・電圧ドライバ回路。2. The current load according to claim 1,
A current load / voltage driver circuit in a voltage driver circuit, wherein said switching means is operated to switch and ground said two power supplies, thereby providing means for applying a high impedance to said terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290265A JP2635059B2 (en) | 1987-11-16 | 1987-11-16 | Current load / voltage driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290265A JP2635059B2 (en) | 1987-11-16 | 1987-11-16 | Current load / voltage driver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01131468A JPH01131468A (en) | 1989-05-24 |
JP2635059B2 true JP2635059B2 (en) | 1997-07-30 |
Family
ID=17753901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62290265A Expired - Lifetime JP2635059B2 (en) | 1987-11-16 | 1987-11-16 | Current load / voltage driver circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2635059B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60253883A (en) * | 1984-05-30 | 1985-12-14 | Advantest Corp | Constant current load/constant voltage applied current measuring apparatus |
-
1987
- 1987-11-16 JP JP62290265A patent/JP2635059B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01131468A (en) | 1989-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9891284B2 (en) | Addressable test access port domain selection circuitry TCK logic gate | |
US11519959B2 (en) | Reduced signaling interface circuit | |
US11854654B2 (en) | Two pin serial bus communication interface and process | |
US20060010360A1 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
US5721495A (en) | Circuit for measuring quiescent current | |
EP0719431B1 (en) | Scan test circuit using fast transmission gate switch | |
JP2635059B2 (en) | Current load / voltage driver circuit | |
KR910006241B1 (en) | Mode select circuit test | |
US5149987A (en) | Provision of circuit reset without a dedicated I/O pin | |
US20070239387A1 (en) | Apparatus and Method for Selectively Monitoring Multiple Voltages in an IC or other Electronic Chip | |
JP2656660B2 (en) | Semiconductor integrated circuit | |
JPS63188196A (en) | Slit resistance switching circuit | |
JP3156870B2 (en) | Semiconductor integrated circuit device and method for testing electrical characteristics thereof | |
JPS6144372A (en) | Apparatus for testing logical lsi | |
JPWO2002047268A1 (en) | Driver circuit | |
JP2003207543A (en) | Semiconductor device and test method | |
JP2003035750A (en) | Semiconductor integrated circuit testing apparatus, testing board, and semiconductor integrated circuit testing method | |
JPH03269280A (en) | Digital integrated circuit | |
JPH03198370A (en) | Semiconductor integrated circuit | |
JPH0238875A (en) | Testing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |