JPH01125962A - 半導体モジュール - Google Patents

半導体モジュール

Info

Publication number
JPH01125962A
JPH01125962A JP62283318A JP28331887A JPH01125962A JP H01125962 A JPH01125962 A JP H01125962A JP 62283318 A JP62283318 A JP 62283318A JP 28331887 A JP28331887 A JP 28331887A JP H01125962 A JPH01125962 A JP H01125962A
Authority
JP
Japan
Prior art keywords
cooling plate
cooling
housing
semiconductor module
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62283318A
Other languages
English (en)
Other versions
JPH0680757B2 (ja
Inventor
Ryoichi Kajiwara
良一 梶原
Takao Funamoto
舟本 孝雄
Mitsuo Kato
光雄 加藤
Hiroshi Wachi
和知 弘
Tomohiko Shida
志田 朝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62283318A priority Critical patent/JPH0680757B2/ja
Priority to KR1019880013523A priority patent/KR890007419A/ko
Priority to US07/258,609 priority patent/US4996589A/en
Priority to DE3835767A priority patent/DE3835767A1/de
Publication of JPH01125962A publication Critical patent/JPH01125962A/ja
Publication of JPH0680757B2 publication Critical patent/JPH0680757B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線基板上に複数の半導体素子が搭載され且
つ該素子を冷却する冷却手段が備えられた半導体モジュ
ールに係り、特に大型計算機に用いるのに好適な半導体
モジュール並びにその冷却装置に関する。
〔従来の技術〕
高速データ処理装置等に用いられる半導体装置は、デー
タ処理速度を向上させるため半導体素子の高集積化・大
電力化が図られ、その結果として半導体素子から発生す
る熱量は強制空冷等の冷却手段で冷却し得る限界を超え
てきている。このため、大型計算機等に用いられる半導
体装置では、水等の液体或は沸騰冷媒を用いて半導体素
子を冷却することが検討されている。
配線基板上に搭載された複数の半導体素子を水等の冷却
液を用いて効果的に冷却する一つの方法として、半導体
素子毎に冷却する個別冷却方法があり、特開昭61−2
20359号公報に示されている。
この半導体素子個別冷却方法は、第6回に示すように半
導体素子上に冷却板を接合し、冷却液流路を具備するハ
ウジングと冷却板との間をベローズで連結して、ハウジ
ング内を流れる冷却液を冷却板に接触させて半導体素子
を冷却する方法であ机 このようにすること1こより、半導体素子のごく近傍ま
で冷却液を導くことができ、これにより半導体素子の冷
却効果を高めて、半導体素子の熱抵抗の増大を抑えるこ
とができる。
〔発明が解決しようとする問題点〕
上記従来技術は、配線基板と半導体素子、半導体素子と
冷却板の間がいずれも半田接合されている。このため配
線基板とハウジングとの間に熱歪が生じて位置のずれが
生じた場合には、その変位はベローズの変形で吸収され
るものの、そのときに発生する応力は直接、配線基板と
半導体素子との半田接合部に加わることになる。
ベローズは、一般に軸方向には変形しやすいが軸に対し
て垂直の方向には変形しにくい性質を有している。この
ため、配線基板とハウジングの水平方向の位置のずれに
対しては大きな応力が発生する。一方、配線基板と半導
体素子の半田接合部の疲労寿命は、圧縮応力下では低下
が小さいが、剪断応力下すなわち前述の水平方向の応力
下では著しく寿命が低下する特性を持っている。
このようなことから、配線基板が数十間以上と大型化し
た場合、半田接合による半導体モジュール組立時や使用
の温度変動による剪断方向の熱歪によって配線基板と半
導体素子間の半田接合部の疲労寿命が低下し、装置とし
ての信頼性が著しく損われるという問題がある。
本発明の目的は、配線基板とハウジングとの間の熱歪に
起因してベローズが変形した場合でも配線基板と半導体
素子との半田接合部にかかる応力を緩和でき、このため
半田接合部の疲労寿命の低下を抑えることができる半導
体モジュールを提供するにある。
〔問題点を解決するための手段〕
本発明は、配線基板上に搭載された複数の半導体素子、
該半導体素子に接合され、冷却媒体が接触することによ
って冷却される冷却板、該冷却板へ接触させる冷却媒体
の流路を有するハウジング。
及び該ハウジングと前記冷却板との間を連結し該ハウジ
ング内の冷却媒体を前記冷却板へ接触させるベローズを
具備する半導体モジュールにおいて。
前記冷却板の少なくとも一部を前記配線基板に直接固着
したことにある。
このように冷却板と配線基板とを直接固着することによ
って、ベローズの変形に伴う応力は配線基板と半導体素
子と゛の半田接合部に殆どかからずに、配線基板と半導
体素子との固着部にかかるようになる。このため半導体
素子と配線基板との半出接合部の疲労寿命が低下するの
を抑制できる。
冷却板は第1〜3図に示すように、半導体素子毎に個別
に設けられていてもよいし、又、複数たとえば二つの或
は三つの半導体素子ごとに一つの冷却板を設けてもよい
冷却板と半導体素子とは、半田によって接合することが
好ましい。半田は熱伝導性がすぐれており、このため半
田厚さを薄くして、半導体素子の冷却効果を高めること
ができる。
配線基板上に搭載される半導体素子は、第1〜3図に示
すように配線基板と直接、半田で接合してもよいし、半
導体素子をチップキャリアに収納しチップキャリアの外
部へ半導体素子に接続されたリードを出して、そのリー
ドと配線基板を半田接合してもよい、半導体素子をチッ
プキャリアに収納したものの例が特開昭58−4355
3号公報に示されており1本発明においてもこのように
構成することができる。
ベローズの製造方法としては、たとえば特開昭61−2
20359号公報に記載の方法を適用することができる
冷却板を配線基板へ固着する方法としては、第1〜2図
に示すように、冷却板にスカートをはかせて、そのスカ
ートを配線基板と半田等で接合してもよいし、或は第3
図に示すように冷却板固着部材を配線基板上に別途取り
付けて、それに冷却板を接合してもよい。
ベローズは、第1〜2図に示すように、一つの冷却板に
二個ずつ取り付けて、一方をハウジングから冷却板へ冷
却媒体を流す流路とし、他方を冷却板からハウジングへ
冷却媒体を戻す流路としてもよい。或は第3図に示すよ
うにベローズを冷却板ごとに一個だけ設けてもよい。−
個のベローズ内を二つの流路に仕切り、第1〜2図と同
様に冷却媒体に連続的な流れを付与させてもよい。
半導体素子としては、たとえばLSI(ラージ・スケー
ル・インテグレーション)チップを用いることができる
。以下では、LSIチップを用いた場合を例にとって説
明する。
冷却媒体としては、水等の液体及び気体を用いることか
できるが、これらのうちでは液体を用いることが好まし
い。
〔作用〕
本発明においては、各LSIチップに対応した冷却板が
配線基板に機械的あるいは半田接合により取付けられて
おり、取付部が破損しない限り冷却板に外力が加わった
場合でも基板に対する相対変位すなわちずれが生じるこ
とがない。このことにより、LSIチップ背面すなわち
配線基板と接合されていない側の表面が半田等で冷却板
に固着された状況下で、配線基板とハウジングの間で温
度差あるいは熱膨張差に伴う熱歪が発生した場合でも、
ベローズの変形によって歪を吸収でき、その時発生する
応力は冷却板と基板との取付部で支えることになるため
、LSIチップと配線基板間の半田接続部に外力が加わ
らず損傷あるいは熱疲労寿命の低下を招く恐れがない。
同時に、冷却板とLSIチップが金属的に結合されてい
るため、冷却性能としては熱抵抗が0.5℃/W以下の
高効率冷却が可能である。
また本発明では、冷却板の下部にスカートを取り付けて
キャップ形状として、基板と冷却板によってLSIチッ
プを気密に封止する構造を一案として提示している。こ
のことにより、もし万一薄肉のベローズ部などから腐食
あるいは破損によって水洩れが生じた場合でも、冷却水
が直接LSIチップに接触することがなく、LSIチッ
プを損傷することがない。また、気密封止内部をHe等
の不活性ガスで完全に置換することによりLSI配線や
半田接続部の腐食損傷を防ぐことができ、半導体モジュ
ールとしての信頼性を著しく向上できる。
〔実施例〕
以下、本発明の実施例を図面を用いて説明する。
第1図は、LSIチップ毎に冷却板を設け、その冷却板
にスカートを取り付けて配線基板と接合した例を示して
いる。第1図において、冷却水13の循環路を具備した
ハウジング1には、個々のLSIチップ9に対応した冷
却素子68が設けられている。冷却素子68は、冷却板
6とそれに冷媒を供給排出するための2ケの金属ベロー
ズ2を効率良く冷媒に伝達する冷却フィン4及び冷媒を
封じるキャップ3とを有する。
符号5はスカートであり、一端が冷却板と固定され、他
方が配線基板と半田11で接合されている。ハウジング
、ベローズ、キャップは高耐食性を有する金属たとえば
SUS、Ti及びTi合金。
Ni及びNi合金などの金属で構成することが好ましい
、冷却フィン4は熱伝導率に優れた金属Cu v N 
i+ A g等あるいはセラミックAQN。
S iC,A l1zos等で構成することが好ましい
またスカート5は配線基板と熱膨張率が同じになるよう
にFe−Ni系合金あるいは基板材と同じセラミック材
で構成することが好ましい、各部品間の接合は拡散接合
とAgろう、NiろうgAuろうなどの高融点ろう接が
行われている。LSIチップの背面は、高温酸化で5i
Ozよりなる絶縁膜が形成された上にCr−Ni−Au
のメタライズが施され、メタライズ層8を介して低融点
半田7で冷却フィン4に接合されている。配線基板とス
カートはメタライズ層を介して上記と同じ低融点半田1
1で気密接合されている。低融点半田としてはPb−8
n −In合金などを用いることができる。また、LS
Iチップのある空間67には、Heが充填されている。
本実施例によれば、LSIチップと冷却フィンが低融点
半田によって金屑的に結合されているので熱伝導率が高
く冷却性能に優れ、かつ冷却板が配線基板に半田固着さ
れているため基板とハウジングの間で熱等に起因するず
れが生じた場合でもベローズの変形に伴う応力が半田接
合部10に殆どかからず半田接合部の疲労寿命を低下さ
せることがない、さらに、LSIチップがHe fi囲
気下で完全に気密封止されているので、冷却素子の接合
部やベローズ部から水洩れが発生してもLSIチップが
損傷することがなく、またチップ配線や半田接合部が湿
・気によって腐食損傷することがない。従って、半導体
装置としての信頼性を高めることができる。
第2図は1本発明の他の実施例を示す半導体モジュール
の断面図である。第2図において、ハウジング1から冷
却板6までは第1図の実施例と同じ構成になっている。
スカート5は配線基板12と同じムライトセラミック材
で構成され、冷却フィン4にAgろう付19されている
。Ni製の冷却フィン4とLSIチップ9は5ift酸
化膜の上に形成されたメタライズ層8を介して融点90
〜150℃のPb5n−In系半田7で接合されている
。配線基板12は冷却板6の寸法に合せてチップ搭載部
が凹型に窪んでおり、窪みの側面とスカート5の側面が
そこに形成されたメタライズ層23と25を介して半田
11で接合され、気密に封止されている。封正に用いら
れている低融点半田11は、上記低融点半田7よりわず
かに融点の低い組成のものを用いている。半田接合部1
0の半田は融点280℃の95Pb−53n半田である
本実施例によれば、第1図の実施例と同様に。
LSIチップの冷却性能、半田接合部10の彼方寿命、
LSIチップの信頼性向上に大きな効果がある。
第3図は、本発明の更に他の実施例で、配線基板上に冷
却板固着部材38を取り付け、それと冷却板とを半田3
4で接合した例を示している。なお、この実施例では金
属ベローズ2をハウジング1に接続するに当たって、金
属ベローズをフラン。
ジ31に接続し、このフランジ31とハウジング1との
間にOリング30を設けている。金属ベローズは、その
ばね作用によって、ハウジングと冷却板との間に保持さ
れている。
冷却板固着部材38は、第4図に示すように配線基板と
同じ材料のセラミック板を打抜いて作られている。
本実施例によれば、冷却板の形状を単純化することがで
きる。又、冷却板固着部材38も容易に作製できるよう
になり、半導体モジュールの組立を第2図に示す場合に
くらべて簡易化できる。
第5図及び第6図は、従来のLSIチップを個別に冷却
する型の半導体モジュールを示している。
第5図において49は熱伝導グリース、51はリード、
52はボンディングワイヤ、53はチップキャリア(パ
ッケージ)、54は半田接合部を示している。第5図の
構造においては、冷却水がLSIチップの近傍まで送ら
れているため伝熱径路が短く、伝熱径路の途中に空間が
ないため冷却性能は冷却フィン等を用いて熱伝導のみに
よって冷却する型式に比べると大きく向上している。ま
た、配線基板12とハウジング1の間の温度差あるいは
熱膨張差に起因する熱歪に対してはベローズ2及び熱伝
導グリース49の働きによって垂直及び水平方向の変位
を吸収できるため、パッケージと配線基板間の半田接合
部の熱疲労寿命が低下しにくい構造と云える。
しかし5反面、LSIチップから冷却水までの伝熱径路
に、応力0での可変形性を持たせる目的で熱伝導率が金
属と比べて1桁以上悪いグリースを用いており、またグ
リースの厚みをその表面張力のため数十μm以下にする
ことが困這であるため、冷却性能を熱抵抗1℃/W以下
に向上させることが困難である。このため、将来1チッ
プ当りの発熱量が40Wを超えるLSIチップが用いら
れるようになった場合、この冷却構造では対応できなく
なるという問題が生じる。
第6図は特開昭61−220359号に開示された半導
体チップ個別冷却型式である。第6図において、61は
低融点半田接合部、66も半田接合部を示している。第
6図に示す構造では、冷却水からLSIチップ9までの
距離がさらに短くかつ伝熱路が熱伝導性の良い金属ある
いはセラミックで構成されているため、冷却性能は第5
図の構造に比べ著しく改善され、熱抵抗で0.5℃/W
以下の良好な結果が得られる。しかし第6図の構造では
、冷却板6から配線基板12まで半田接合で固着されて
いるため、ハウ、ジング1と配線基板12間の熱歪をす
べてベローズ2で吸収しなければならなくなっている。
又、LSIチップ゛が配線基板とハウジング側の冷却体
に半田によってリジッドに接合されているため、配線基
板とハウジングの間に熱歪によるずれが生じた場合、そ
の変位はベローズの変形で吸収されるものの、そのとき
発生する応力は直接配線基板とLSIチップの半田接合
部に加わることになる。
このようなことから、LSIチップと配線基板との半田
接合部10の疲労寿命が低下しやすい。
〔発明の効果〕
以上詳述したように、本発明によれば配線基板とハウジ
ングのずれにより発生する応力が半導体素子と配線基板
との半田接合部にかかるのを低減し、該半田接合部の疲
労寿命の低下を抑制することができる。
又、冷却板の周囲を配線基板に接合し、半導体素子を気
密封止することによって、湿気や水洩れ事故等によって
損傷することがなく、信頼性の向上が期待できるという
効果も得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す半導体モジュールの断
面図、第2図は本発明の他の実施例を示す半導体モジュ
ールの断面図、第3歯は本発明の更に他の実施例を示す
半導体モジュールの断面図、第4図は第3図における冷
却板固着部材の平断面図、第5図は従来例を示す半導体
モジュールの断面図、第6図は同じ〈従来例を示す半導
体モジュールの断面図である。

Claims (18)

    【特許請求の範囲】
  1. 1.配線基板上に搭載された複数の半導体素子。 該半導体素子に接合され、冷却媒体が接触することによ
    つて冷却される冷却板、該冷却板へ接触させる冷却媒体
    の流路を有するハウジング、及び該ハウジングと前記冷
    却板との間を連結し該ハウジング内の冷却媒体を前記冷
    却板へ接触させるベローズを具備する半導体モジュール
    において、前記冷却板の少なくとも一部が前記配線基板
    に直接固着されていることを特徴とする半導体モジュー
    ル。
  2. 2.配線基板上に搭載された複数の半導体素子をハウジ
    ングで気密封止した構造の半導体モジュールであつて、
    前記半導体素子に冷却板が接合され、前記ハウジングに
    冷却媒体流路が具備され、前記ハウジングと前記冷却板
    との間がベローズで連結され、それによつて前記ハウジ
    ング内を流れる冷却媒体が前記冷却板に接触するように
    なつているものにおいて、前記冷却板の少なくとも一部
    が前記配線基板に直接固着されていることを特徴とする
    半導体モジュール。
  3. 3.特許請求の範囲第2項において、前記半導体素子が
    前記配線基板と直接半田によつて接合されていることを
    特徴とする半導体モジュール。
  4. 4.特許請求の範囲第2項において、前記半導体素子が
    LSIチップよりなることを特徴とする半導体モジュー
    ル。
  5. 5.特許請求の範囲第4項において、複数の前記LSI
    チップの夫々がチップキャリア内に収納されており、該
    LSIチップに接続されたリードがチップキャリアの外
    部へ引き出されて前記配線基板と半田接合されているこ
    とを特徴とする半導体モジュール。
  6. 6.特許請求の範囲第2項において、前記ハウジングで
    気密封止された前記半導体チップの周囲の空間に不活性
    ガスが充填されていることを特徴とする半導体モジュー
    ル。
  7. 7.特許請求の範囲第6項において、前記不活性ガスが
    ヘリウムガスよりなることを特徴とする半導体モジュー
    ル。
  8. 8.配線基板上に搭載された複数の半導体素子をハウジ
    ングで気密封止した構造の半導体モジュールであつて、
    前記半導体素子に冷却板が接合され、前記ハウジングに
    冷却媒体流路が具備され、前記ハウジングと前記冷却板
    との間がベローズで連結されており且つ該ベローズに前
    記ハウジング内を流れる冷却媒体を前記冷却板へ向けて
    流す流路と前記冷却板から前記ハウジングに向けて流す
    流路とが備えられ、これらの流路によつて前記ハウジン
    グ内を流れる冷却媒体が前記冷却板に接触したのち再び
    前記ハウジング内に戻るようになつているものにおいて
    、前記冷却板の少なくとも一部が前記配線基板に直接固
    着されていることを特徴とする半導体モジュール。
  9. 9.配線基板上に搭載された複数の半導体素子,該半導
    体素子と接合され、冷却媒体が接触することによつて冷
    却される冷却板,該冷却板へ接触させる冷却媒体の流路
    を有するハウジング、及び該ハウジングと前記冷却板と
    の間を連結し該ハウジング内の冷却媒体を前記冷却板へ
    接触させるベローズを具備する半導体モジュールにおい
    て、前記冷却板を複数個有し且つ前記半導体素子のうち
    の複数個が一つの冷却板と接合されており、該冷却板の
    少なくとも一部が前記配線基板に直接固着されているこ
    とを特徴とする半導体モジュール。
  10. 10.配線基板上に搭載された複数の半導体素子,該半
    導体素子と接合され、冷却媒体が接触することによつて
    冷却される冷却板,該冷却板へ接触させる冷却媒体の流
    路を有するハウジング、及び該ハウジングと前記冷却板
    との間を連結し該ハウジング内の冷却媒体を前記冷却板
    へ接触させるベローズを具備する半導体モジュールにお
    いて、前記冷却板の端部にスカートを有し、該スカート
    を前記配線基板と接合したことを特徴とする半導体モジ
    ュール。
  11. 11.特許請求の範囲第10項において、前記冷却板の
    全周にスカートが設けられ、該スカートによつて前記半
    導体素子が気密封止されていることを特徴とする半導体
    モジュール。
  12. 12.特許請求の範囲第11項において、前記冷却板と
    前記スカートによつて気密封止された前記半導体素子の
    周囲の空間に不活性ガスが充填されていることを特徴と
    する半導体モジュール。
  13. 13.特許請求の範囲第10項において、前記配線基板
    にくぼみを有し、該くぼみに前記スカートの端部が挿入
    されて半田接合されていることを特徴とする半導体モジ
    ュール。
  14. 14.配線基板上に搭載された複数の半導体素子,該半
    導体素子と接合され、冷却媒体が接触することによつて
    冷却される冷却板,該冷却板へ接触させる冷却媒体の流
    路を有するハウジング、及び該ハウジングと前記冷却板
    との間を連結し該ハウジング内の冷却媒体を前記冷却板
    へ接触させるベローズを具備する半導体モジュールにお
    いて、前記配線基板上に冷却板固着部材を有し、該冷却
    板固着部材と前記冷却板とが直接接合されていることを
    特徴とする半導体モジユール。
  15. 15.特許請求の範囲第14項において、前記冷却板固
    着部材を複数の前記半導体素子間に具備したことを特徴
    とする半導体モジュール。
  16. 16.配線基板と該基板上に搭載された複数の半導体素
    子とを具備する半導体モジュールの冷却装置であつて、
    前記半導体素子を冷却する冷却板が該素子上に半田接合
    され、該冷却板に冷却媒体流路を有するベローズの一方
    の開口端が固定され、該ベローズの他方の開口端が冷却
    媒体流路を備えたハウジングに固定されているものにお
    いて、前記冷却板の少なくとも一部が前記配線基板に直
    接固着されていることを特徴とする半導体モジュールの
    冷却装置。
  17. 17.特許請求の範囲第16項において、前記ハウジン
    グと前記配線基板とが接合されており、それによつて複
    数の前記半導体素子が気密封止されていることを特徴と
    する半導体モジュールの冷却装置。
  18. 18.特許請求の範囲第16項において、前記半導体素
    子の各々毎に前記冷却板が具備され、該冷却板の周縁が
    前記配線基板と直接固着され、それによつて前記半導体
    素子の各々が気密封止されていることを特徴とする半導
    体モジュールの冷却装置。
JP62283318A 1987-10-21 1987-11-11 半導体モジュール Expired - Lifetime JPH0680757B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62283318A JPH0680757B2 (ja) 1987-11-11 1987-11-11 半導体モジュール
KR1019880013523A KR890007419A (ko) 1987-10-21 1988-10-17 반도체모듈 및 그 냉각장치
US07/258,609 US4996589A (en) 1987-10-21 1988-10-17 Semiconductor module and cooling device of the same
DE3835767A DE3835767A1 (de) 1987-10-21 1988-10-20 Kuehlvorrichtung fuer halbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62283318A JPH0680757B2 (ja) 1987-11-11 1987-11-11 半導体モジュール

Publications (2)

Publication Number Publication Date
JPH01125962A true JPH01125962A (ja) 1989-05-18
JPH0680757B2 JPH0680757B2 (ja) 1994-10-12

Family

ID=17663910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62283318A Expired - Lifetime JPH0680757B2 (ja) 1987-10-21 1987-11-11 半導体モジュール

Country Status (1)

Country Link
JP (1) JPH0680757B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317696U (ja) * 1989-06-30 1991-02-21
JP2011231990A (ja) * 2010-04-28 2011-11-17 Yokogawa Electric Corp 水冷式コールドプレートの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160150A (ja) * 1984-01-26 1985-08-21 Fujitsu Ltd 集積回路の冷却装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160150A (ja) * 1984-01-26 1985-08-21 Fujitsu Ltd 集積回路の冷却装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317696U (ja) * 1989-06-30 1991-02-21
JP2011231990A (ja) * 2010-04-28 2011-11-17 Yokogawa Electric Corp 水冷式コールドプレートの製造方法

Also Published As

Publication number Publication date
JPH0680757B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
US4034469A (en) Method of making conduction-cooled circuit package
US4034468A (en) Method for making conduction-cooled circuit package
JP2926537B2 (ja) マルチチップモジュ−ルの冷却装置
JP2724033B2 (ja) 半導体モジユール
US4993482A (en) Coiled spring heat transfer element
US5981310A (en) Multi-chip heat-sink cap assembly
EP0488641A1 (en) Package for a semiconductor element or semiconductor elements
US4996589A (en) Semiconductor module and cooling device of the same
US20100142150A1 (en) Cooling apparatus with cold plate formed in situ on a surface to be cooled
JPH0786471A (ja) 半導体モジュ−ル
JPH0566025B2 (ja)
JPH07170098A (ja) 電子部品の実装構造および実装方法
JPH0541471A (ja) 半導体集積回路装置
JP2001284513A (ja) パワー半導体装置
US5844311A (en) Multichip module with heat sink and attachment means
JPH01125962A (ja) 半導体モジュール
JPS60257156A (ja) 熱伝導冷却モジユ−ル装置
JPS61279157A (ja) 半導体装置の冷却装置
JPH08148647A (ja) 半導体装置
JPH0815189B2 (ja) 半導体装置の製造方法
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JPH04122054A (ja) 半導体装置
JPS6251498B2 (ja)
JPS63224242A (ja) 熱伝達装置
JPH0574985A (ja) 半導体素子の実装構造