JPH0112213Y2 - - Google Patents
Info
- Publication number
- JPH0112213Y2 JPH0112213Y2 JP5914680U JP5914680U JPH0112213Y2 JP H0112213 Y2 JPH0112213 Y2 JP H0112213Y2 JP 5914680 U JP5914680 U JP 5914680U JP 5914680 U JP5914680 U JP 5914680U JP H0112213 Y2 JPH0112213 Y2 JP H0112213Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- potential
- display device
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000007599 discharging Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000012886 linear function Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は信号レベル表示装置に関し、特に信号
のピークレベル表示機能を有する信号レベル表示
装置に関する。
のピークレベル表示機能を有する信号レベル表示
装置に関する。
入力信号のレベル表示装置においてピークレベ
ル表示機能を有する目的で表示駆動回路における
駆動電圧の「Ｏ」レベルへの復帰時間いわゆるリ
カバリ時間を延長せしめる手段を備えた信号レベ
ル表示装置が既に公知である。従来のかかる信号
レベル表示装置は、例えば第１図に示すような構
成になつている。第１図において、入力信号は先
ずボルテージホロワ１を介して整流素子D1に供
給されることにより整流され、充電用キヤパシタ
C1及び放電抵抗R1からなる積分形回路を経て表
示駆動回路及び表示器からなる表示部２に供給さ
れる。かかる構成の信号レベル表示装置の入力端
子INに第２図Ａに示すようなパルス幅の短い単
一パルスに近い信号が供給された場合、第２図Ｂ
に示す如く信号のピークに応答してキヤパシタ
C1の端子電圧は瞬時に所定電圧V0まで上昇する。
その後充電用キヤパシタC1と放電抵抗R1とによ
つて定まる放電時定数C1R1をもつて放電が始ま
る。この放電によつて、キヤパシタC1における
充電電圧ＶはＶ＝V0×ｅ−ｔ／C1R1（ｔ：放電開始 時からの時間）なる式で表わされる指数曲線から
なる減少カーブをもつて時間経過とともに変化す
る。従つて、充電電圧Ｖは放電開始直後において
急激に減少するので、応答特性の劣悪な表示器を
用いた信号レベル表示装置にあつてはこの急激な
変化に追従できず信号のピークレベルを表示出来
ない。また、応答特性の良好な表示器を用いた信
号レベル表示装置にあつては信号のピークレベル
及びその近傍を表示している時間が極めて短いた
めに表示器観測者にとつてピークレベルの識別が
容易ではない。以上の欠点を補うために放電時定
数C1R1を大きくすることによつて放電開始直後
における充電電圧Ｖの減少率を小さくすることが
考えられるが、充電電圧Ｖにおける時間が経過す
るに従つて減少率が小さくなる減少特性のゆえに
リカバリ時間が極めて長くなる。その結果ピーク
に続く小信号のレベルと充電電圧Ｖとの間に相違
が長時間存在して誤表示の原因となる。かかる不
具合の発生によつて放電時定数C1R1を大きくす
ることは制限を受け前述の欠点を充分補なうこと
ができない。
ル表示機能を有する目的で表示駆動回路における
駆動電圧の「Ｏ」レベルへの復帰時間いわゆるリ
カバリ時間を延長せしめる手段を備えた信号レベ
ル表示装置が既に公知である。従来のかかる信号
レベル表示装置は、例えば第１図に示すような構
成になつている。第１図において、入力信号は先
ずボルテージホロワ１を介して整流素子D1に供
給されることにより整流され、充電用キヤパシタ
C1及び放電抵抗R1からなる積分形回路を経て表
示駆動回路及び表示器からなる表示部２に供給さ
れる。かかる構成の信号レベル表示装置の入力端
子INに第２図Ａに示すようなパルス幅の短い単
一パルスに近い信号が供給された場合、第２図Ｂ
に示す如く信号のピークに応答してキヤパシタ
C1の端子電圧は瞬時に所定電圧V0まで上昇する。
その後充電用キヤパシタC1と放電抵抗R1とによ
つて定まる放電時定数C1R1をもつて放電が始ま
る。この放電によつて、キヤパシタC1における
充電電圧ＶはＶ＝V0×ｅ−ｔ／C1R1（ｔ：放電開始 時からの時間）なる式で表わされる指数曲線から
なる減少カーブをもつて時間経過とともに変化す
る。従つて、充電電圧Ｖは放電開始直後において
急激に減少するので、応答特性の劣悪な表示器を
用いた信号レベル表示装置にあつてはこの急激な
変化に追従できず信号のピークレベルを表示出来
ない。また、応答特性の良好な表示器を用いた信
号レベル表示装置にあつては信号のピークレベル
及びその近傍を表示している時間が極めて短いた
めに表示器観測者にとつてピークレベルの識別が
容易ではない。以上の欠点を補うために放電時定
数C1R1を大きくすることによつて放電開始直後
における充電電圧Ｖの減少率を小さくすることが
考えられるが、充電電圧Ｖにおける時間が経過す
るに従つて減少率が小さくなる減少特性のゆえに
リカバリ時間が極めて長くなる。その結果ピーク
に続く小信号のレベルと充電電圧Ｖとの間に相違
が長時間存在して誤表示の原因となる。かかる不
具合の発生によつて放電時定数C1R1を大きくす
ることは制限を受け前述の欠点を充分補なうこと
ができない。
よつて、本考案の目的は信号のピークレベルを
識別しやすく表示しかつリカバリ時間の短い信号
レベル表示装置を提供することである。
識別しやすく表示しかつリカバリ時間の短い信号
レベル表示装置を提供することである。
本考案による信号レベル表示装置は、放電抵抗
R1による放電電流を常に一定にすることによつ
て充電電圧Ｖの減少特性を直線的にしリカバリ時
間を短くするために放電抵抗R1両端に加わる電
圧を常に一定に保つ電圧発生回路を備えて構成さ
れている。
R1による放電電流を常に一定にすることによつ
て充電電圧Ｖの減少特性を直線的にしリカバリ時
間を短くするために放電抵抗R1両端に加わる電
圧を常に一定に保つ電圧発生回路を備えて構成さ
れている。
以下、本考案を第３図以下の図面によつて詳細
に説明する。
に説明する。
第３図において、整流素子D1、充電用キヤパ
シタC1、表示部２は第１図の回路と同様に接続
されているが、放電抵抗R1の接地側端子は電圧
発生回路３の出力である反転増幅器４の出力に接
続されている。電圧発生回路３において、キヤパ
シタC1に充電された電荷を放電するために接続
されている放電抵抗R1の一端の電位がバツフア
アンプ５を介して加算回路６の一方の入力に供給
されている。加算回路６は正側入力を接地された
演算増幅器７と、演算増幅器７の負側入力に一端
を接続されている入力抵抗R2及びR3と、演算増
幅器７の負側入力と出力とに両端を各々接続され
ている帰還抵抗R4とから構成されている。好ま
しくは、入力抵抗R2，R3及び帰還抵抗R4の各々
の抵抗値はほぼ相等しくかつ加算回路６の他方の
入力である入力抵抗R3の他端は可変電圧源Ｅに
よつて所定のマイナス電位に保たれている。かか
る構成の加算回路６より、放電抵抗R1の一端の
電位と所定のマイナス電位との加算によつて求ま
る電位が反転されて反転増幅器４に供給される。
反転増幅器４は正側入力を接地された演算増幅器
８と、演算増幅器８の負側入力に一端を接続され
ている入力抵抗R5と、演算増幅器８の負側入力
と出力とに両端を各々接続されている帰還抵抗
R6とから構成されている。入力抵抗R5と帰還抵
抗R6の各々の抵抗値は好ましくはほぼ相等しく
なつている。また、演算増幅器７，８の利得を決
定する抵抗R2，R4，R5，R6の抵抗比はR4／R2＝
R5／R6とするのが好ましい。今、コンデンサC1
の一端の電圧（バツフアアンプ５の出力電圧）を
V1、演算増幅器７，８の出力電圧をそれぞれV2，
V3とすると、 V2＝（−R4／R2）×V1＋（−R4／R3）×Ｅ V3＝（−R6／R5）×V2＋R4×R6／R2×R5×V1 ＋R4×R6／R3×R5×Ｅ となる。ここで、 R4／R2＝R5／R6＝R4／R3とすればV3＝V1＋Ｅとなる。
シタC1、表示部２は第１図の回路と同様に接続
されているが、放電抵抗R1の接地側端子は電圧
発生回路３の出力である反転増幅器４の出力に接
続されている。電圧発生回路３において、キヤパ
シタC1に充電された電荷を放電するために接続
されている放電抵抗R1の一端の電位がバツフア
アンプ５を介して加算回路６の一方の入力に供給
されている。加算回路６は正側入力を接地された
演算増幅器７と、演算増幅器７の負側入力に一端
を接続されている入力抵抗R2及びR3と、演算増
幅器７の負側入力と出力とに両端を各々接続され
ている帰還抵抗R4とから構成されている。好ま
しくは、入力抵抗R2，R3及び帰還抵抗R4の各々
の抵抗値はほぼ相等しくかつ加算回路６の他方の
入力である入力抵抗R3の他端は可変電圧源Ｅに
よつて所定のマイナス電位に保たれている。かか
る構成の加算回路６より、放電抵抗R1の一端の
電位と所定のマイナス電位との加算によつて求ま
る電位が反転されて反転増幅器４に供給される。
反転増幅器４は正側入力を接地された演算増幅器
８と、演算増幅器８の負側入力に一端を接続され
ている入力抵抗R5と、演算増幅器８の負側入力
と出力とに両端を各々接続されている帰還抵抗
R6とから構成されている。入力抵抗R5と帰還抵
抗R6の各々の抵抗値は好ましくはほぼ相等しく
なつている。また、演算増幅器７，８の利得を決
定する抵抗R2，R4，R5，R6の抵抗比はR4／R2＝
R5／R6とするのが好ましい。今、コンデンサC1
の一端の電圧（バツフアアンプ５の出力電圧）を
V1、演算増幅器７，８の出力電圧をそれぞれV2，
V3とすると、 V2＝（−R4／R2）×V1＋（−R4／R3）×Ｅ V3＝（−R6／R5）×V2＋R4×R6／R2×R5×V1 ＋R4×R6／R3×R5×Ｅ となる。ここで、 R4／R2＝R5／R6＝R4／R3とすればV3＝V1＋Ｅとなる。
よつて、反転増幅器４は電圧発生回路３の出力と
して放電抵抗R1の一端における電位より所定電
位低い電位を放電抵抗R1の他端に供給するので
ある。
して放電抵抗R1の一端における電位より所定電
位低い電位を放電抵抗R1の他端に供給するので
ある。
尚、ダイオードD2は表示部における表示駆動
回路の入力保護用のダイオードであり、例えば駆
動回路を構成するエミツタ接地されたNPNトラ
ンジスタのベースが逆バイアスされないようにす
るためのものである。
回路の入力保護用のダイオードであり、例えば駆
動回路を構成するエミツタ接地されたNPNトラ
ンジスタのベースが逆バイアスされないようにす
るためのものである。
第４図は、第３図の各部の波形を示す図であ
る。第４図Ａに示すような信号が入力端子INに
供給されると、第４図Ｂに示す如く信号のピーク
に応答してキヤパシタC1の端子電圧は瞬時に所
定電圧V0まで上昇する。キヤパシタC1の端子電
圧の上昇に伴つて第４図Ｃに示す如くキヤパシタ
C1の端子電圧より電位が与えられる放電抵抗R1
の一端の電位より所定電位低い電位が放電抵抗
R1の他端に供給される。従つて、放電抵抗R1の
両端には常に一定の電圧が印加されることとな
り、放電抵抗R1を流れるキヤパシタC1からの放
電電流ｉは放電開始後からの時間の経過に伴う減
少率変化を有さず一定となる。よつて、キヤパシ
タC1の充電電圧Ｖは、 Ｖ＝V0−１／C1∫t 0ｉ dt＝V0−ｉ／C1ｔ という時間の一次関数で表わされ時間の経過に伴
つて直線的に減少する。ゆえに、放電開始直後に
おいて充電電圧Ｖは従来に比してゆるやかな減少
率でありかつ時間の経過によつて変化しないの
で、本考案による信号レベル表示装置はピークレ
ベルを識別しやすく表示しかつリカバリ時間が短
いのである。
る。第４図Ａに示すような信号が入力端子INに
供給されると、第４図Ｂに示す如く信号のピーク
に応答してキヤパシタC1の端子電圧は瞬時に所
定電圧V0まで上昇する。キヤパシタC1の端子電
圧の上昇に伴つて第４図Ｃに示す如くキヤパシタ
C1の端子電圧より電位が与えられる放電抵抗R1
の一端の電位より所定電位低い電位が放電抵抗
R1の他端に供給される。従つて、放電抵抗R1の
両端には常に一定の電圧が印加されることとな
り、放電抵抗R1を流れるキヤパシタC1からの放
電電流ｉは放電開始後からの時間の経過に伴う減
少率変化を有さず一定となる。よつて、キヤパシ
タC1の充電電圧Ｖは、 Ｖ＝V0−１／C1∫t 0ｉ dt＝V0−ｉ／C1ｔ という時間の一次関数で表わされ時間の経過に伴
つて直線的に減少する。ゆえに、放電開始直後に
おいて充電電圧Ｖは従来に比してゆるやかな減少
率でありかつ時間の経過によつて変化しないの
で、本考案による信号レベル表示装置はピークレ
ベルを識別しやすく表示しかつリカバリ時間が短
いのである。
以上詳述した如く本考案によれば、ピークホー
ルド機能を有せずともピークレベルの識別が容易
なためピークホールド機能を付加しにくい例えば
指針式メータ等を表示部に備えた信号レベル表示
装置に適している。また、リカバリ時間が短いた
めピークレベル後の低レベル信号の識別が可能と
なるので録音レベルの設定が困難なカセツトデツ
キ等の信号レベル表示装置に適している。
ルド機能を有せずともピークレベルの識別が容易
なためピークホールド機能を付加しにくい例えば
指針式メータ等を表示部に備えた信号レベル表示
装置に適している。また、リカバリ時間が短いた
めピークレベル後の低レベル信号の識別が可能と
なるので録音レベルの設定が困難なカセツトデツ
キ等の信号レベル表示装置に適している。
第１図は信号レベル表示装置の従来例を示す回
路図、第２図は第１図の回路動作を示す波形図、
第３図は本考案の一実施例を示す回路図、第４図
は第３図の回路動作を示す波形図である。 主要部分の符号の説明、２……表示部、３……
電圧発生回路、D1……整流素子、C1……キヤパ
シタ、R1……放電抵抗。
路図、第２図は第１図の回路動作を示す波形図、
第３図は本考案の一実施例を示す回路図、第４図
は第３図の回路動作を示す波形図である。 主要部分の符号の説明、２……表示部、３……
電圧発生回路、D1……整流素子、C1……キヤパ
シタ、R1……放電抵抗。
Claims (1)
- 整流回路と、前記整流回路の出力を蓄積するキ
ヤパシタと、前記キヤパシタに蓄積される電荷を
放電するために一端を前記キヤパシタに接続され
た放電抵抗と、前記放電抵抗の一端の電位と所定
差を有する電位を前記放電抵抗の他端に供給する
電圧発生回路と、前記キヤパシタの充電電圧に応
じて表示を行なう表示手段とからなることを特徴
とする信号レベル表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5914680U JPH0112213Y2 (ja) | 1980-04-30 | 1980-04-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5914680U JPH0112213Y2 (ja) | 1980-04-30 | 1980-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56159772U JPS56159772U (ja) | 1981-11-28 |
| JPH0112213Y2 true JPH0112213Y2 (ja) | 1989-04-10 |
Family
ID=29653617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5914680U Expired JPH0112213Y2 (ja) | 1980-04-30 | 1980-04-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0112213Y2 (ja) |
-
1980
- 1980-04-30 JP JP5914680U patent/JPH0112213Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56159772U (ja) | 1981-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548006B2 (ja) | ||
| JPH0112213Y2 (ja) | ||
| US7084802B1 (en) | Signal processing circuit | |
| JPS5815905Y2 (ja) | ピ−クレベルケイソクソウチ | |
| JP3150013B2 (ja) | 負荷オープン検出回路 | |
| JPH0310243B2 (ja) | ||
| JPH0332113Y2 (ja) | ||
| JP2590977B2 (ja) | 過電流検出回路 | |
| JPH04265012A (ja) | パワー・オン・リセット回路 | |
| JPS5812140Y2 (ja) | レベル表示装置 | |
| JPH0441531B2 (ja) | ||
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JPH0115217Y2 (ja) | ||
| JPH0733459Y2 (ja) | 磁気テープ記録再生装置のモード切り替え等のための積分回路 | |
| JPS6117461Y2 (ja) | ||
| JPS6241453Y2 (ja) | ||
| JPS6025319A (ja) | レベルコンパレ−タ | |
| JPS5853414B2 (ja) | 信号検出回路 | |
| JPH0316111Y2 (ja) | ||
| JPS6312582Y2 (ja) | ||
| JP2690521B2 (ja) | 減電圧検出回路 | |
| JPS5828896U (ja) | 電子楽器 | |
| JPS633618B2 (ja) | ||
| JPH06112792A (ja) | リセット回路 | |
| JPS5918893B2 (ja) | 鋸歯状波発生回路 |