JPH01117421A - Phase comparator - Google Patents

Phase comparator

Info

Publication number
JPH01117421A
JPH01117421A JP62275145A JP27514587A JPH01117421A JP H01117421 A JPH01117421 A JP H01117421A JP 62275145 A JP62275145 A JP 62275145A JP 27514587 A JP27514587 A JP 27514587A JP H01117421 A JPH01117421 A JP H01117421A
Authority
JP
Japan
Prior art keywords
circuit
trapezoidal wave
reference signal
frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62275145A
Other languages
Japanese (ja)
Inventor
Naomichi Ikemoto
池本 尚倫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62275145A priority Critical patent/JPH01117421A/en
Publication of JPH01117421A publication Critical patent/JPH01117421A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To reduce the oscillation frequency fluctuation of a VCO by providing a waveform shaping circuit and a sample and hold circuit so as to output a phase error two times in one period of a reference signal. CONSTITUTION:The oscillation output of the VCO 2 is frequency-divided into the frequency of a reference signal, outputted at a duty factor of 50% and converted into a trapezoidal wave through a trapezoidal wave generating circuit 4. The trapezoidal wave is given to a switch 6, the output of the trapezoidal wave generating circuit 4 is inputted to a switch 61 while being inverted by an inverting circuit 10. On the other hand, a reference signal is inputted to a differentiation circuit 7 with a duty ratio of 50%, a waveform shaping circuit 8 detects the leading of the input differentiation signal, a waveform shaping circuit 9 detects the trailing of the input differentiation signal to output a pulse respectively. Thus, sampling and holding two times is applied within one period of a reference frequency by means of a capacitor C and the switches 6, 61. Thus, the fluctuation of the oscillation frequency of the VCO is halved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、PLL回路(位相同期回路)の位相比較器
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phase comparator for a PLL circuit (phase locked circuit).

〔従来の技術〕[Conventional technology]

PLL回路のうち、特に発振周波数が基準信号の周波数
に対して高いPLL回路では、発振周波数を分周して基
準信号と比較す゛るために、ディジタル型の位相比較器
では■COの発振周波数が急激に変化してしまい、■C
Oの安定した発振周波数を取り出すことができない、そ
のためサンプルホールド型の位相比較器を使用するのが
一般的である。
Among PLL circuits, in particular, in PLL circuits where the oscillation frequency is higher than the frequency of the reference signal, the oscillation frequency is divided and compared with the reference signal, so in a digital phase comparator, the oscillation frequency of It changed to ■C
It is not possible to extract a stable oscillation frequency of O, so a sample-and-hold type phase comparator is generally used.

第5図、第6図はこのサンプルホールド型の位相比較器
の一例のブロック図およびその動作波形図である。この
位相比較器11は、台形波発生回路4.スイッチ6、コ
ンデンサC1微分回路7及び波形整形回路8により構成
され、この位相比較器11.VCO2,分周器3および
ループフィルタ5でPLL回路が構成される。
FIGS. 5 and 6 are a block diagram of an example of this sample-and-hold type phase comparator and its operating waveform diagram. This phase comparator 11 is connected to the trapezoidal wave generating circuit 4. The phase comparator 11 is composed of a switch 6, a capacitor C1, a differentiating circuit 7, and a waveform shaping circuit 8. The VCO 2, frequency divider 3, and loop filter 5 constitute a PLL circuit.

この位相比較器11をPLL回路として動作させる場合
の説明をする。VCO2の発振出力は、分周器3におい
て基準信号の周波数まで分周され、更に台形波発生回路
4を通って台形波に変換される。一方、基準信号は微分
回路7を通り信号のエツジが検出され、波形整形回路8
を通ってその立上り信号が得られる0台形発生回路4の
出力はスイッチ6に入力され、このスイッチ6の出力端
と接地間にコンデンサCが接続されており、波形整形回
路8の出力によってサンプルホールドされる。このサン
プルホールドされた値をループフィルタ5に通し、VC
O2に制御電圧として与えることにより、VCO2の発
振周波数をコントロールし、PLLループを構成してい
る。
A case where this phase comparator 11 is operated as a PLL circuit will be explained. The oscillation output of the VCO 2 is frequency-divided by a frequency divider 3 to the frequency of the reference signal, and further passed through a trapezoidal wave generating circuit 4 and converted into a trapezoidal wave. On the other hand, the reference signal passes through a differentiating circuit 7, the edges of the signal are detected, and a waveform shaping circuit 8
The output of the 0 trapezoid generating circuit 4 through which the rising signal is obtained is input to a switch 6, and a capacitor C is connected between the output terminal of this switch 6 and ground. be done. This sampled and held value is passed through the loop filter 5, and the VC
By applying a control voltage to O2, the oscillation frequency of VCO2 is controlled, forming a PLL loop.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の位相比較器11は、VCO2の発振周波
数が基準信号のN倍の時に1/N分周し、基準信号と位
相比較するので、基準信号と1/N分周した信号との位
相が合っている。しかし、VCO2の発振出力は、基準
信号の立上り部で制御されるだけであ、るため、次に制
御電圧が与えられるまでにVCOのフリーランの特性に
よって周波数変動、いわゆるジッタが増大するという欠
点を持っている。
The conventional phase comparator 11 described above divides the frequency by 1/N when the oscillation frequency of the VCO 2 is N times that of the reference signal, and compares the phase with the reference signal. matches. However, since the oscillation output of VCO2 is only controlled at the rising edge of the reference signal, the disadvantage is that frequency fluctuations, so-called jitter, increase due to the free run characteristics of the VCO until the next control voltage is applied. have.

本発明の目的は、このような欠点を除き、VCOの発振
周波数変動を低減させた位相比較器を提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a phase comparator that eliminates such drawbacks and reduces fluctuations in the oscillation frequency of a VCO.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の構成は、入力信号と基準信号との位相差を検出
するサンプルホールド型位相比較器において、前記基準
信号の立上り時と立下り時ににサンプルパルスを発生さ
せる波形整形回路と、前記入力信号を台形波に変換しこ
の台形波の立上りスロープと立下りスロープで前記サン
プルパルスにより位相比較を行うサンプルホールド回路
とを備え、前記基準信号の1周期内で2回の位相誤差を
出力させることを特徴とする。
The present invention has a sample-and-hold phase comparator that detects a phase difference between an input signal and a reference signal, and includes a waveform shaping circuit that generates sample pulses at the rise and fall of the reference signal; and a sample hold circuit that converts the signal into a trapezoidal wave and performs a phase comparison using the sample pulse at the rising slope and falling slope of this trapezoidal wave, and outputs a phase error twice within one period of the reference signal. Features.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図、第2図は本発明の一実施例のブロック図および
その動作波形図である。この図の位相比較器1は、台形
波発生回路4.スイッチ6゜61、コンデンサC1微分
回路7.波形整形回路8.99反転回路10がら構成さ
れ、この位相比較器1と、VCO2,分周器3およびル
ープフィルタ5からPLL回路が構成される。
FIGS. 1 and 2 are a block diagram and an operation waveform diagram of an embodiment of the present invention. The phase comparator 1 in this figure includes a trapezoidal wave generating circuit 4. Switch 6゜61, capacitor C1 differentiation circuit 7. It is composed of a waveform shaping circuit 8, 99 and an inversion circuit 10, and a PLL circuit is composed of this phase comparator 1, a VCO 2, a frequency divider 3 and a loop filter 5.

この位相比較器の動作をPLL回路により説明する。V
CO2の発振出力は分周器3において基準信号の周波数
まで分周され、デユーティ(duty)50%で出力さ
れ、更に台形波発生回路4を通って台形波に変換される
。この変換された台形波は、スイッチ6に入力される。
The operation of this phase comparator will be explained using a PLL circuit. V
The oscillation output of CO2 is frequency-divided by the frequency divider 3 to the frequency of the reference signal, outputted with a duty of 50%, and further passed through the trapezoidal wave generation circuit 4 and converted into a trapezoidal wave. This converted trapezoidal wave is input to switch 6.

一方、台形波発生回路4の出力は、反転回路10により
反転されてスイッチ61に入力される。これらスイッチ
6.61の出力は共通に接続されその出力端と接地間に
コンデンサCが接続されている。
On the other hand, the output of the trapezoidal wave generating circuit 4 is inverted by the inverting circuit 10 and input to the switch 61. The outputs of these switches 6 and 61 are connected in common, and a capacitor C is connected between the output terminal and ground.

一方、基準信号はデユーティ比50%で微分回路7に入
力され、さらに波形整形回路8,9に入力される。波形
整形回路8は入力微分信号の立上りを検出して正パルス
を出力し、波形整形回路9は入力微分信号の立下りを検
出してパルスを出力する(第2図)、シたがって、基準
周波数の1周期内で2回のサンプルホールドをコンデン
サCとスイッチ6.61で行うことが出来る。このサン
プルホールド電圧はループフィルタ5を介し、VCOを
制御し、PLL回路を動作させる。
On the other hand, the reference signal is input to the differentiating circuit 7 with a duty ratio of 50%, and is further input to the waveform shaping circuits 8 and 9. The waveform shaping circuit 8 detects the rising edge of the input differential signal and outputs a positive pulse, and the waveform shaping circuit 9 detects the falling edge of the input differential signal and outputs a pulse (Fig. 2). Therefore, the reference Sample and hold can be performed twice within one frequency period using capacitor C and switch 6.61. This sample-and-hold voltage passes through the loop filter 5, controls the VCO, and operates the PLL circuit.

第3図、第4図は本発明の第2の実施例のブロック図お
よびその動作波形図である。分周器3より出力される台
形波はスイッチ62の一方入力端に入力され、またこの
台形波は反転回路10に入力されて反転されスイッチ6
2の他方の入力端に入力される。このスイッチ62の出
力を分周器3の出力により切り換え、その出力をスイッ
チ6に入力する。スイッチ6の出力はループフィルタ5
に接続されている。
FIGS. 3 and 4 are block diagrams and operational waveform diagrams of a second embodiment of the present invention. The trapezoidal wave output from the frequency divider 3 is inputted to one input terminal of the switch 62, and this trapezoidal wave is inputted to the inverting circuit 10 and inverted.
It is input to the other input terminal of 2. The output of this switch 62 is switched by the output of the frequency divider 3, and the output is input to the switch 6. The output of switch 6 is loop filter 5
It is connected to the.

一方、波形整形回路8,9の出力はOR回路13に入力
され、このOR回路13の出力によりスイッチ6が制御
される。この場合も、−周期に2回のサンプルホールド
が行われることになる。
On the other hand, the outputs of the waveform shaping circuits 8 and 9 are input to an OR circuit 13, and the switch 6 is controlled by the output of the OR circuit 13. In this case as well, sample and hold is performed twice in -periods.

〔発明の効果〕 以上説明したように本発明は、2信号の位相差を検出す
るサンプルホールド型の位相比較器において、基準信号
の立上り時と立下り時にサンプルパルスを発生させ、更
に比較信号を台形波に変換し、その立上りスロープと立
下りスロープで前述のサンプルパルスにより位相比較を
行うことにより、1周期内で2回の位相誤差を出力する
ことにより、1周期に1回の位相誤差を出力構成のP 
L L’と比較して、vCOの発振周波数の変動を1/
2することができるという効果がある。
[Effects of the Invention] As explained above, the present invention generates sample pulses at the rise and fall of a reference signal in a sample-and-hold type phase comparator that detects the phase difference between two signals, and further generates a comparison signal. By converting it into a trapezoidal wave and performing phase comparison using the above-mentioned sample pulse on its rising slope and falling slope, the phase error can be reduced once per period by outputting the phase error twice within one period. P of output configuration
Compared to L L', the fluctuation of the oscillation frequency of vCO is reduced to 1/
It has the effect of being able to do two things.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例のブロック図、第2図は
第1図中の各部波形図、第3図は本発明の第2の実施例
のブロック図、第4図は第3図中の各部波形図、第5図
は従来のPLL回路の一例のブロック図、第6図は第5
図中の各部波形図である。 1.11・・・位相比較器、2・・・vCo、3・・・
分周器、4・・・台形波発生回路、5・・・ループフィ
ルタ、6.61.62・・・スイッチ、7・・・微分回
路、8゜9・・・波形整形回路、10・・・反転回路、
C・・・コンデンサ。
FIG. 1 is a block diagram of the first embodiment of the present invention, FIG. 2 is a waveform diagram of each part in FIG. 1, FIG. 3 is a block diagram of the second embodiment of the present invention, and FIG. 3 is a waveform diagram of each part, FIG. 5 is a block diagram of an example of a conventional PLL circuit, and FIG.
It is a waveform diagram of each part in the figure. 1.11... Phase comparator, 2... vCo, 3...
Frequency divider, 4... Trapezoidal wave generation circuit, 5... Loop filter, 6.61.62... Switch, 7... Differentiator circuit, 8°9... Waveform shaping circuit, 10...・Inversion circuit,
C... Capacitor.

Claims (1)

【特許請求の範囲】[Claims] 入力信号と基準信号との位相差を検出するサンプルホー
ルド型位相比較器において、前記基準信号の立上り時と
立下り時ににサンプルパルスを発生させる波形整形回路
と、前記入力信号を台形波に変換しこの台形波の立上り
スロープと立下りスロープで前記サンプルパルスにより
位相比較を行うサンプルホールド回路とを備え、前記基
準信号の1周期内で2回の位相誤差を出力させることを
特徴とするサンプルホールド型位相比較器。
A sample-and-hold phase comparator that detects a phase difference between an input signal and a reference signal includes a waveform shaping circuit that generates sample pulses at the rise and fall of the reference signal, and a waveform shaping circuit that converts the input signal into a trapezoidal wave. The sample-and-hold type is characterized by comprising a sample-and-hold circuit that performs phase comparison using the sample pulse at the rising slope and falling slope of the trapezoidal wave, and outputting a phase error twice within one cycle of the reference signal. Phase comparator.
JP62275145A 1987-10-29 1987-10-29 Phase comparator Pending JPH01117421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62275145A JPH01117421A (en) 1987-10-29 1987-10-29 Phase comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62275145A JPH01117421A (en) 1987-10-29 1987-10-29 Phase comparator

Publications (1)

Publication Number Publication Date
JPH01117421A true JPH01117421A (en) 1989-05-10

Family

ID=17551309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62275145A Pending JPH01117421A (en) 1987-10-29 1987-10-29 Phase comparator

Country Status (1)

Country Link
JP (1) JPH01117421A (en)

Similar Documents

Publication Publication Date Title
US10615807B2 (en) Sub-sampling phase-locked loop
US6198317B1 (en) Frequency multiplication circuit
US3943460A (en) Frequency conversion system
US4972446A (en) Voltage controlled oscillator using dual modulus divider
JPH06177651A (en) Frequency synthesizer
JPH01235877A (en) Digital phase/frequency detector
JPS61191121A (en) Oscillator
JPH01117421A (en) Phase comparator
JPH0590962A (en) Frequency synthesizer
JPH06303133A (en) Oscillation circuit, frequency voltage conversion circuit, phase locked loop circuit and clock extract circuit
CN112118008B (en) Phase-locked loop circuit
JP2890537B2 (en) Phase locked oscillator
US5196804A (en) Phase detectors
JPH06334491A (en) Clock generating circuit
JPS5917883B2 (en) Polyphase reversible variable frequency oscillator
KR890004158B1 (en) Tone singnal demodulator
JP2765417B2 (en) Clock extraction circuit
JPS60236520A (en) Phase locked loop
KR960006943B1 (en) Digital pll
JPH0795051A (en) Digital pll circuit
JPS5912048B2 (en) Sampling pulse generation circuit
JPS5824518Y2 (en) waveform shaper
JPS6332297B2 (en)
JPS637050A (en) Fast timing extraction circuit
JPS6354823A (en) Pll circuit