JPH01114067A

JPH01114067A - 信号伝播遅延制御回路

Info

Publication number: JPH01114067A
Application number: JP63249718A
Authority: JP
Inventors: Steven K Sullivan; スティーブン・ケー・サリバン; Donald F Murray; ドナルド・エフ・マレイ
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1987-10-07
Filing date: 1988-10-03
Publication date: 1989-05-02
Anticipated expiration: 2014-07-12
Also published as: JP2917152B2; EP0311237A2; US4980586A; EP0311237A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル集積回路（ＩＣ）、特に温度制御に
よって信号伝播遅延時間を調整し得る回路に関する。

〔従来技術及び発明が解決しようとする課題〕信号伝播
遅延時間とは、ＩＣ内の論理素子又は論理素子及び他の
回路素子をパルスが通過するのに要する時間をいう。同
じＩＣの場合には論理素子及び回路素子の信号伝播遅延
時間は、一般にかなり一様であるが、ＩＣ内の総ての回
路素子の信号伝播遅延時間は、動作温度に応じて変化す
る。

更に、例えばＥＣＬ　（エミッタ結合論理）素子を用い
たロジック・システムでは、そのシステム内の１つ以上
のトランジスタに供給されるバイアス信号に応じて、信
号伝播遅延時間は、ある範囲内で変化する。多（の場合
、このようなバイアス信号は、一定値であり、ＩＣの動
作中に変化しないのが普通である。

回路設計者は、信号伝播遅延時間を最小にしようと努力
するのが一般的であるが、場合によっては、信号伝播遅
延時間を一貫して予測出来るようにすることも大切であ
る。

ＩＣの信号伝播遅延時間を制御する１つの方法の従来例
として、ボラックの米国特許第４６４１０４８号がある
。ボラックの発明によれば、制御対象のＩＣに位相ロッ
ク型のリング発振器を組み込んでいる。この発振器に含
まれている多数の代表的な論理素子の信号伝播遅延時間
は、各素子に印加されるバイアス信号に部分的に依存す
る。バイアス信号発生器は、リング発振器の出力Ｖｐと
既知の基準信号Ｖｒｅｆを比較する。このバイアス信号
発生器は、信号Ｖｐ及びＶｒｅｆ間の位相差の時間積分
に比例したバイアス信号ｖｂを発生する。

この可変バイアス信号ｖｂは、リング発振器内の総ての
論理素子及びＩＣ内の総ての被制御論理素子に印加され
る。上記特許公報の記載によれば、バイアス信号ｖｂを
制御することにより、リング発振器を通過する信号の伝
播遅延時間が略一定のレベルに維持される。同じバイア
ス信号ｖｂがＩＣ内の他の総ての被制御論理素子にも印
加されているので、バイアス信号ｖｂの制御により、Ｉ
Ｃ全体を通過する信号の伝播遅延時間も成る程度調整さ
れる。

このような可変バイアス信号により信号伝播遅延時間を
制御する方法には、多くの制限がある。

例えば、この方法は、バイアス信号と無関係の回路素子
の遅延時間には何ら影響を与えない。更に、ＣＭＯ３型
Ｏ３にこの方法を応用することは、ＩＣ内のバイアス電
圧に制限があるので実用的ではない。

ＣＭＯ３型の如きＩＣの信号伝播遅延時間は、ＩＣの温
度に応じて変化することが知られている。

ＩＣに温度センサを接続し、そのＩＣをオーブンに入れ
ておくという従来の方法がある。そして、このオーブン
の温度を調整して、オーブンの温度及び少なくとも理論
的にはＩＣの温度を一定に保持していた。この方法を実
施するには、相当の費用がかかり、且つ多くのＩＣを含
む装置の場合には実用的ではない。

このように、ＩＣを通過する信号の伝播遅延時間を一定
にする為、もっと具体的に言えば、温度制御により信号
伝播遅延時間を一定に維持する為の優れた装置の実現が
待たれている。

従って、本発明の目的、は、ＩＣの温度制御をすること
により、そのＩＣの信号伝播遅延時間を一定に調整し得
る信号伝播遅延時間制御回路を提供することである。

本発明の他の目的は、比較的安価で、且つ殆どの回路部
品を遅延時間調整用のＩＣの一部の回路として組み込む
ことの可能な信号伝播遅延時間制御回路を提供すること
である。

〔課題を解決する為の手段及び作用〕

本発明によれば、ＩＣ内にヒータ及びこのヒータがＩＣ
に与える熱を制御する回路を内蔵し、ＩＣの信号伝播遅
延時間を制御する。ヒータを用いる代わりに、冷却機構
を内蔵して同様の目的に利用しても良い。

本発明の１実施例によれば、ＩＣの少なくとも一部を通
過する信号の伝播遅延時間が測定され、基準伝播遅延時
間と比較される。この測定された遅延時間が基準遅延時
間より短い場合には、ヒータの発生する熱を増加するよ
うに制御する。測定された遅延時間が基準遅延時間より
長い場合には、ヒータの発生する熱を減少するように制
御する。

本発明の特定実施例によれば、ＩＣ内の論理素子の代表
的な遅延特性を有する論理素子から成るリング発振器に
テスト信号源からテスト信号が印加される。このリング
発振器の出力パルス列の周波数は、この発振器を通過す
る信号の伝播遅延時間の関数であり、この信号伝播遅延
時間は、ＩＣの温度変化に部分的に依存する。各テス；
・信号の発生時点毎に基準遅延値（基準計数値）が周波
数カウンタにロードされる。この周波数カウンタは、テ
スト信号のパルス幅の期間中にリング発振器の出力パル
ス数を基準計数値から減算計数（デクリメン日する。周
波数カウンタの出力信号は、各テスト信号パルスの停止
時点に於ける基準計数値から減算計数されたカウンタの
計数値に対応している。ヒータ・カウンタがヒータ初期
値を記憶しており、上記周波数カウンタの出力信号に応
じて、ヒータ・カウンタは計数範囲内で上記ヒータ初期
値から加算計数及び減算計数動作を行う。このヒータ・
カウンタは、ヒータ初期値から加算計数及び減算計数し
た値に対応するヒータ制御信号を出ツノする。ヒータ制
御信号が順次ヒータの動作を調整し、信号伝播遅延時間
を一定にするのに適する熱をヒータに発生させろ。ヒー
タ初期値及び基準計数値は可変である。

本発明の実施例では、ヒータは複数の集積熱発生素子（
例えば、異なるチャネル幅を有する複数のＭＯ３型トラ
ンジスタ）で構成されている。各トランジスタはオンす
ると熱を発生する。ヒータ制御信号がこれら熱発生素子
を制御し、ヒータが発生する熱を調整する。

テスト信号のパルス幅は一様でも良い。しかし、ヒータ
の制御を最適化する為にテスト信号のパルス幅を変化さ
せても良い。テスト信号のパルス幅を変化させることに
より、ヒータの発生熱の変化後にリング発振器の温度が
安定状態に達するまでに要する遅延時間を補償すること
が出来る。

［実施例］本発明は、ＩＣを通過する信号の伝播遅延時間を略一定
且つ不変の状態に維持することが望まれるいかなる場合
にも応用し得る。

ＩＣの信号伝播遅延時間を一定にすることが重要となる
特定応用例の１つは、ＩＣの試験の場合である。第２図
は、本発明を応用可能なＩＣテスト・システムの一部の
ブロック図であり、被試験用ＩＣ（１０）が示されてい
る。通常、ＩＣ（１０）に信号を供給するのに用いられ
る複数のドライバ（１２）は、例えば２５６ビンのＩＣ
に対して２５６個のドライバから構成されている。出力
比較器（１４）は、供給された信号に対するＩＣ（１０
）の出力を既知の応答と比較する為に用いられる。この
情報により、ＩＣ（１０）が適正に機能しているか否か
が確認される。このようなドライバ及び比較器を有する
ＩＣテスト装置の一例は、米国オレゴン州ビーバートン
にあるテクトロニックス社から販売されているＬＴ−１
０００型ＩＣテスト・システムがある。

ドライバ（１２）及び比較器（１４）は、普通各々ＩＣ
を含んでいる。これらのドライバ及び比較器の動作中に
、各回路の供給電圧及び温度が変化することがある。例
えば、周囲温度の変化或いはＩＣの消費電力の変化等に
より、ＩＣの温度が変化することがある。このような温
度変化により、ドライバ及び比較器を通過する信号の伝
播遅延時間が変化するという不都合が生じることがある
。

これらの信号の中には、ＩＣの伝播遅延時間測定に用い
られるものもあるので、ドライバ（１２）及び比較器（
１４）の伝播遅延時間の変化は、ＩＣの伝播遅延時間の
測定値の誤差の原因になる。

ＩＣの信号伝播遅延時間の安定性を向上する為に、調整
の必要な各ＩＣに本発明の制御回路を追加する。この追
加回路は、ＩＣの一部の伝播遅延時間を監視する手段を
内蔵している。更に、この追加回路は、ＩＣの温度を変
化する手段も内蔵しており、ＩＣの伝播遅延時間を略一
定に維持することが出来る。

第１図に、本発明の好適実施例のブロック図を示してい
る。信号伝播遅延時間を一定にするＩＣを含むＩＣチッ
プ（２２）に、測定遅延回路（２０）が内蔵されている
。この測定遅延回路（２０）は、ＩＣチップ（２２）に
内蔵されているので、測定遅延回路（２０）の伝播遅延
時間は、チップ（２２）の温度変化に応じてチップ（２
２）内の他の回路と略同様の影響を受ける。

ＩＣチップ（２２）と熱的に結合したヒータ（２４）が
ＩＣチップ（２２）を選択的に過熱して信号伝播遅延時
間を調整する。ヒータ（２４）は、ＩＣチップ（２２）
上に他の回路と共に実装した集積過熱素子であることが
望ましい。また、ヒータ（２４）は、測定遅延回路（２
０）に比較的近い位置に設けられるのが普通である。こ
れにより、ヒータ（２４）からの熱により測定遅延回路
（２０）の温度が変化するまでの時間的遅れを最小にす
ることが出来る。金属製リードフレームを用いている代
表的なＩＣチップは、比較的熱伝導性が良く、ヒータ（
２４）の発生した熱をチップ内の回路に伝えることが出
来る。また、通常プラスチック製又はζセラミック製の
比較的熱絶縁性のパッケージ（２６）がチップ（２２）
の周囲を覆っている。このパッケージ（２６）により、
ＩＣチップ（２２）の温度を周囲温度に対して高くする
ことが出来る。

二のように、ＩＣチップ（２２）内の総ての回路は接近
しており、熱伝導性の高い材料で形成されているので、
ＩＣチップ内の総ての回路は路間−の温度に維持されて
いる。また、温度及び電圧のような、チップ内の１つの
回路の信号伝播遅延時間を変化させる要因は、同一のチ
ップ内の総ての回路に関して路間−になる。従って、例
えば測定遅延回路（２０）のようなチップ内のどれかの
回路の伝播遅延時間を測定し、その情報からチップの温
度を調整することにより、チップ内の総ての回路の伝播
遅延時間を一定に調整することが出来る。

測定遅延回路（２０）からの伝播遅延時間の測定情報に
基づいて、制御手段（３０）はヒータ（２４）を制御す
る。即ち、遅延時間の測定値が所望の値より短いと、ヒ
ータ（２４）の発生する熱を増加するように制御する。

逆に、測定された伝播遅延時間が所望の値より長いと、
ヒータ（２４）の発生する熱を減少するように制御する
。このようにして、信号伝播遅延時間が極めて精密に制
御される。

第１図の基準遅延回路（３２）は、所望の伝播遅延時間
に相当する基準遅延信号を発生する。遅延比較回路（３
４）が、基準遅延回路（３２）からの基準遅延信号と測
定遅延回路（２０）からの測定遅延信号とを比較する。

遅延比較回路（３４）の出力は、所望の遅延時間と実際
に測定された遅延時間との時間差に相当する。基準遅延
信号及び測定遅延信号間の関係に基づき、発生する熱を
そのまま維持するか又は調整するようにヒータ制御信号
によりヒータ（２４）が制御される。マイクロプロセッ
サを含む基準遅延時間設定回路（４０）が所望の基準遅
延信号を設定する。更に、後述するように、測定遅延回
路（２０）はテスト信号源（４２）からのテスト信号に
応じて伝播遅延時間を測定する。

第３図は、第１図の回路の一部を詳細に示したブロック
図である。測定遅延回路（２０）にはリング発振器（５
１）が内蔵されている。正確な基準となるテスト信号が
テスト信号源（４２）からライン（５０）に送られ、リ
ング発振器（５１）のゲート入力（５２）に供給される
。このテスト信号は、第６図及び第７図に示すような繰
り返しデジタル信号である。第６図において、テスト信
号は時間ｔの期間、高論理状態にある５この時間ｔは、
リング発振器（５１）が出力端（５４）に多くのパルス
を出力し得る程長い。

第４図は第３図のリング発振器（５１）を表すブロック
図である。リング発振器（５１）は、Ｎ個の論理素子を
含み、この場合、ＮＡＮＤゲート（５８）の後に偶数個
のインバータを出力が次のインバータの入力になるよう
に直列に接続している。Ｎ番目のインバータの出力がリ
ング発振器の出力になっている。このＮ番目の出力はＮ
ＡＮＤゲー）（５８）の第１入力にも接続している。Ｎ
ＡＮＤゲート（５８）の他方の入力は、リング発振器の
ゲート入力（５２）になっている。このリング発振器を
構成している論理素子は、ＩＣ内の他の論理素子を代表
する信号伝播遅延特性を有している。

このような構成により、高論理レベルのテスト信号がゲ
ート（５２）に供給されている間に、リング発振器（５
１）は測定遅延信号を出力する。

このリング発振器の出力パルスの周波数は、発振器内の
論理素子の信号伝播遅延時間の関数になっている。更に
、この（芸播遅延時間は、部分的にＩＣチップ（２２）
の温度の関数（第７図参照）になっている。即ち、リン
グ発振器（５１）の信号伝播遅延時間が短くなると、発
振器の出力端（５４）から出力されるパルスの周波数は
高くなる。その上、ＩＣチップ（２２）の温度が高くな
ると、リング発振器（５１）の信号伝播遅延時間が増加
する。この伝播遅延時間の増加によりリング発振器（５
１）の出力パルスの周波数は低くなる。これと反対に、
ＩＣチップ（２２）を冷却出来る場合には、リング発振
器（２２）の伝播遅延時間が減少して出力パルスの周波
数は増加する。

第３図の基準遅延回路（３２）は、所望の周波数を記憶
する１２ビツトのレジスタ（６０）のような記憶手段を
含んでいる。レジスタ（６０）のロード入力（６２）に
入力される基準遅延ロード信号に応じて、基準遅延信号
の初期値（２進データ）がレジスタ（６０）の１２ビツ
トの初期値入力端（６４）にロードされる。この初期値
の決定に関しては後述するが、レジスタ（６０）に異な
る値を入力するだけでこの初期値を所望の値に変えるこ
とが出来る。

第３図の遅延比較器（３４）は、１２ビツトの周波数カ
ウンタ（７０）を含んでいる。このカウンタのロード入
力端（７２）をテスト信号ライン（５０）に接続し、計
数入力端（７４）をリング発振器（５Ｉ＞の出力端（５
４）に接続し、基準遅延入力端（７６）をレジスタ（６
０）の１２ビツトの摺動子端（６５）に接続している。

ライン（５０）のテスト信号が高論理状態になると、レ
ジスタ（６０）に記憶された１２ビツトの基準遅延値が
出力（６５）から入力（７６）を介して周波数カウンタ
（７０）にロードされる。

リング発振器出力（５４）からのパルスが周波数カウン
タ（７０）で計数される。１つの方法では、基準パルス
が周波数カウンタ（７０）に入力する毎に計数値がＯに
設定される。この場合、ライン（５０）のテスト信号が
低論理レベルに変化した時点の周波数カウンタ（７０）
の計数値によりリング発振器（５１）の信号伝播遅延時
間が測定される。例えば、リング発振器（５１）の伝播
遅延時間が長くなれば、周波数カウンタ（７０）の計数
値が小さくなる。上述の方法を第３図の実施例に利用し
ても良いが、基準パルスの入力毎に周波数カウンタ（７
０）の計数値をＯに設定しなくても良い。その代わり、
周波数カウンタ（７０）の計数値を基準周波数値に設定
する。この基準周波数値はレジスタ（６０）から得られ
る値であり、各テスト信号のパルス幅の期間中に周波数
カウンタ（７０）が計数する所望の計数値に対応してい
る。更に、周波数カウンタ（７０）の計数値は、初期値
から増加するのでなく、順に減少する゛ように設計され
ている。テスト信号の終端°時（即ち、テスト信号が低
論理状態に変化した時点）に、リング発振器（５１）は
パルス出力を停止する。従って、テスト信号の終端時に
周波数カウンタ（７０）内に残る計数値は、所望の基準
計数値（初期値）から実際に測定した計数値を差し引い
た値になる。

ＩＣの信号伝播遅延時間が短過ぎる場合には、リング発
振器（１５）の出力パルスの周波数は所望値より高くな
る。この場合、テスト信号の終端以前に周波数カウンタ
（７０）の計数値は、負の値に減少してしまう。周波数
カウンタ（７０）の計数値が負を表す２の補数になって
いる時、周波数カウンタ（７０）のＭＳＢ（最大ビット
）は論理「１」になっている。このＭＳＢは、周波数カ
ウンタ（７０）の出力端（７８）に接続されている。後
述するように、この出力が発生した時、ヒータ（２４）
は、第１図のＩＣチップ（２２）の温度を上昇させ、信
号伝播遅延時間を総て増加させる。反対に、ＩＣチップ
の伝播遅延時間が長過ぎる場合には、テスト信号の終端
時点で周波数カウンタ（７０）の計数値は正の値になる
。この正の計数値は、リング発振器（５１）からの出力
パルスの周波数が低過ぎることを示している。周波数カ
ウンタ（７０）の計数値が正の時、周波数カウンタ（７
０）のＭＳＢは論理「０」になり、出力端（７８）もｒ
□、になる。この場合の情報により、ヒータ（２４）の
発生する熱が減少される。

ヒータ（２４）の発生熱が減少すると、ＩＣチップ（２
２）の温度が低下し、信号伝播遅延時間が総て減少する
。

第３図のヒータ制御回路（３６）は、８ビツトのヒータ
・カウンタ（８０）及びＤ型フリップ・フロップ（８２
）を含んでいる。フリップ・フロップ（８２）のＤ入力
端は周波数カウンタ（７０）の出力端（７８）に接続し
ている。また、フリップ・フロップ（８２）のＱ出力端
はヒータ・カウンタ（８０）のインクリメント／デクリ
メント（ＩＮＣ，／ＤＥＣ，）入力端（８４）に接続し
ている。更に、う、イン（５０）上のテスト信号は、ヒ
ータ・カウンタ（８０）のクロック入力（８６）（ＣＫ
）に供給されると共に、反転してフリップ・フロップ（
８２）のクロック入力（ＣＫ）にも供給されている。ヒ
ータ・カウンタ（８０）の口−ド入力端（ＬＯＡＤ）（
８８）にロード信号が入力すると、ヒータ・カウンタ（
８０）の入力端（９０）に８ビツト２進データのヒータ
初期値がロードされる。また、８ビツトのヒータ制御信
号がヒータ・カウンタ（８０）の出力端（９２）からヒ
ータ（２４）に送られる。このヒータ制御信号の値は、
ヒータ初期値にヒータ・カウンタ（８０）の入力端（８
４）の入力値を加算又は減算した値である。ヒータ初期
値は可変であるが、普通は、ヒータ（２４）の発生熱が
可変範囲の略中央となるような値に選択される。

各テスト信号の開始時点で周波数カウンタ（７０）にレ
ジスタ（６０）から基準遅延値がロードされると、ヒー
タ・カウンタ（８０）が計数を開始する。周波数カウン
タ（７０）の出力端（７８）が論理「１」の時、ヒータ
・カウンタ（８０）の計数値は増加（インクリメント）
する。この場合、フリップ・フロップ（８２）のＱ出力
端からヒータ・カウンタ（８０）の入力端（８４）に入
力する信号は高論理状態になっている。反対に、周波数
カウンタの出力端（７８）が論理「０」の時、ヒータ・
カウンタ（８０）の計数値は減少（デクリメント）する
。後述するように、ヒータ・カウンタ（８０）の出力端
（９２）の出力値によってヒータ（２４）の発生熱が制
御される。ヒータ・カウンタ（８０）・の計数値が大き
くなると、ヒータ（２４）の発生熱が増加し、その結果
、信号伝播遅延時間が増加する。

第５図は、ヒータ（２４）の１実施例のヒータ回路（９
６）を示している。このヒータ回路（９６）は、制御信
号に応じて熱を発生する集積熱発生素子を多数含んでい
る。これら熱発生素子はＭＯ３型トランジスタを含み、
ヒータ・カウンタ（８０）の出力端（９２）の各ビット
毎に１つのトランジスタが対応している。但し、第５図
では、その中の４個のトランジスタ（９８ａ）、（９８
ｂ）、（９８ｇ）及び（９８ｈ）を示している。これら
のトランジスタのゲートは、ヒータ・カウンタ（８０）
の出力ビットに夫々接続し、各トランジスタのドレイン
及びソースは、正電源子■及び接地電位源間に接続して
いる。トランジスタ（９８ａ）〜（９８ｈ）は、各々異
なるチャネル幅を有し、ヒータ・カウンタ（８０）のＭ
ＳＢに接続されたトランジスタが最大のチャネル幅を有
している。

具体例として、第１トランジスタ（９８ａ）のチャネル
幅をＸとすると、第２、第３、・・・第８トランジスタ
の各チャネル幅を夫々順に２Ｘ、４Ｘ、８Ｘ、１６Ｘ、
３２Ｘ、６４Ｘ１及び１２８Ｘのようにしても良い。こ
のようにトランジスタのチャネル幅を設計することによ
り、ヒータ・汝つンタのＭＳＢからＬＳＢ　（最小ビッ
ト）までの各ビットの制御によって、各トランジスタは
上位側のトランジスタの１／２の電流を切り換える。こ
のようにして、ヒータ・カウンタ（８０）の計数値によ
りヒータ回路（９６）を流れる電流値をリニアに制御す
ることが出来る。ヒータ回路（９６）から発生する熱は
、ヒータ回路を流れる電流と供給電圧との積に比例して
いる。

誤動作を防止する為に、第３図のヒータ・カウンタ（８
０）は、計数値が最大値に達した時には計数値を増加せ
ず、且つ、計数値が最小値に達した時には計数値を減少
させないように設計されている。第３図に於いて、１対
のアンド・ゲート（１００）及び（１０２）と、これら
両ゲートの出力端を入力端に接続したオア・ゲー）（１
０４）とにより上記誤動作が防止される。オア・ゲート
（１０４）の出力は反転されてヒータ・カウンタ（８０
）のイネーブル入力端（ＥＮＡＢＬＥ）（１０６）に供
給される。また、アンド・ゲート（１００）の入力端は
フリップ・フロップ（８２）のＱ出力端及びヒータ・カ
ウンタ（８０）の最大値出力端（ＭＡＸ）（１０８）に
接続している。

更に、アンド・ゲート（１０２）の入力端はフリップ・
フロップ（８２）の／Ｑ出力端（Ｑの反転出力端）及び
ヒータ・カウンタ（８０）の最小値出力端（ＭＩＮ）（
１１０）に接続している。ヒータ・カウンタ（８０）の
計数値が最大値に達すると、ＭＡＸ出力端（１０８）か
らアンド・ゲート（１００）に論理「ｌ」の信号が送ら
れる。次に、フリップ・フロップ（８２）のＱ出力信号
が論理「１」になると、アンド・ゲート（１００）の出
力端からオア・ゲー）（１０４）に論理「１」の信号が
送られる。よって、オア・ゲート（１０４）の出力が論
理「１」となり、反転された論理「０」の信号がヒータ
・カウンタ（８０）のイネーブル入力端（１０６）に供
給され、ヒータ・カウンタ（８０）の加算計数動作が停
止される。このように、フリップ・フロップ（８２）の
出力によってヒータ・カウンタ（８０）の計数値が減少
する時までヒータ・カウンタ（８０）の計数動作は停止
している。反対・に、ヒータ・カウンタ（８０）の計数
値が最小値に達すると、ヒータ・カウンタ（８０）のＭ
ＩＮ出力端（１１０）から論理ｒ１゜の信号がアンド・
ゲー’）（１０２）に送られる。

この時、フリップ・フロップ（８２）の／Ｑ出力端が論
理「１」　（即ち、Ｑ出力によりヒータ・カウンタ（８
０）が減算計数状態）の場合、アンド・ゲート（１０２
）の出力が論理「１」になり、オア・ゲート（１０４）
の出力も論理「ｌ」になる。この信号が反転され、論理
「０」の信号がヒータ・カウンタ（８０）のイネーブル
入力端（１０６）に供給され、カウンタの減算計数動作
が停止される。このように、ヒータ・カウンタ（８０）
は、成る範囲内で加算計数動作及び減算計数動作をする
ように設計されている。

後述する理由により、論理「１」のディセーブル（ｄｉ
ｓａｂｌｅ）信号をオア・ゲート（１０４）の入力端に
接続したライン（１１２）に選択的に供給しても良い。

このディセーブル信号に応じて、ヒータ・カウンタ（８
０）は加算計数動作又は減算計数動作を停止する。更に
、フリップ・フロップ（８２）の状態、即ち周波数カウ
ンタ（７０）の出力を監視する為に、フリップ・フロッ
プのＱ出力をライン（１１４）を介して読み出しても良
い。ライン（１１２）上のディセーブル信号の印加とラ
イン（１１４）上の状態監視（読出し）は、回路の初期
化の際に実行されるが、これに関しては後述する。

この回路全体が適正に動作する為には、テスト信号の入
力間隔を短（し過ぎないことが重要である。もし、ヒー
タ（２４）の発生熱による温度上昇がＩＣチップ（２２
）を介してリング発振器（５１）に伝播しないうちに、
多数のテスト信号が入力すると、平衡計数値（即ち、基
準値）を超えてヒータ・カウンタ（８０）が何度も加算
計数動作又は減算計数動作を行うかも知れない。このよ
うな状態になると、ヒータ・カウンタ（８０）の計数値
は、非常に大きな数値と非常に小さな数値の間で変化す
る発振状態になる。この発振状態の範囲が小さい場合に
は問題にならないが、大きな範囲の発振状態は望ましく
ない。

このような発振状態の範囲を狭めるには、テスト信号の
周波数を低減すれば良い。換言すれば、第６図のテスト
信号の高論理レベルの幅ｔを長くすれば良い。こうすれ
ば、リング発振器（５１）を含むＩＣチップ（２２）に
僅かな温度変化が伝播する時間的余裕が生じ、多くのテ
スト信号が短時間に入力するようなことはない。また、
ヒータ（２４）とリング発振器（５１）の間隔を接近さ
せることにより、温度変化の伝播効率を高めることが出
来る。多くの場合、テスト信号のパルス幅を一様にする
ことが望ましいが、テスト信号の周波数を低減する方法
には、信号伝播遅延時間の変化に対する回路全体の応答
速度を遅くするという欠点がある。繰り返しになるが、
ＩＣ内の種々の回路の電力消費量の変化、或いは供給電
圧の変化等に起因するＩＣチップの温度変化によって信
号伝播遅延が発生し得るのである。

大幅なヒータ・カウンタの発振状態を伴うことなく、信
号伝播遅延時間の変化に対する回路の応答性能を向上す
る１つの方法は、テスト信号の幅を可変にすることであ
る。即ち、テスト信号の高論理状態の幅りを可変にすれ
ば良い。幾つかのテスト信号の幅を長くし、別の幾つか
のテスト信号の幅を短くし、その間の数個のテスト信号
の幅をそれらの中間程度にすることにより、条件の変化
に応じて、ヒータ・カウンタ（８０）のスルー・レート
を変化させることが出来る。例えば、第７図の（Ａ）、
（Ｂ）及び（Ｃ）に示すようなテスト信号を使用しても
良い。第７図に於いて、テスト信号（Ｂ）の高論理状態
の幅はｔであり、テスト信号（Ａ）の幅はｔ＋Δであり
、テスト信号（Ｃ）の幅はｔ−Δである。ここで、Δは
微小時間を表す。（Ａ）及び（Ｃ）型の多（のテスト信
号に（Ｂ）型のテスト信号を少々加えてテスト信号列を
形成するのが普通である。具体例として、４５％の（Ａ
）型のテスト信号と、４５％の（Ｃ）型のテスト信号と
、１０％の（Ｂ）型のテスト信号とによりテスト信号列
を構成し得る。その上、これら（Ａ）型と（Ｃ）型のテ
スト信号を略交互に繰り返し、それらの間に（Ｂ）型の
テスト信号を周期的に挿入した信号列を第３図の回路に
入力しても良い。

リング発振器（５１）の遅延と平衡（基準）遅延との隔
たりがかなり大きい時、これら総てのテスト信号により
ヒータ・カウンタ（８ｏ）は平衡（基準）計数値に向か
って計数動作を行う。これにより、ヒータ（２４）がＩ
Ｃチップ（２２）に・　　与える熱の変化を適正に制御
する。測定された遅延が基準遅延に近づくと、第７図の
（Ａ）の長いテスト信号によってヒータ・カウンタ（８
０）は、加算計数し、（Ｃ）の短いテスト信号によって
カウンタ（８０）は減算計数する。長いテスト信号と短
いテスト信号のパルス数が等しいので、これらの計数値
は実質的に互いに打ち消される。この場合にヒータ・カ
ウンタ（８０）の計数値に実質的な影響を与えるのは、
長いテスト信号と短いテスト信号の中間のパルス幅を有
する第７図（Ｂ）の数少ないテスト信号である。このよ
うに、回路が平衡状態に接近するにつれてヒータ・カウ
ンタ（８０）に影響する基準テスト信号のパルス数が減
少する。この結果、不都合なカウンタの発振状態の発生
確率を低減し、回路の温度応答時間を比較的短縮するこ
とが出来る。

上述のように、上記テスト信号はテスト信号源（４２）
から本発明の回路に供給される。このテスト信号を発生
する信号源は、従来の発振器及び分周器を用いて構成さ
れるのが普通である。別の方法として、マイクロ・プロ
セッサによって発振器のパルスを計数して第７図のよう
なテスト信号を混合したパルス列を作成することも出来
る。通常、ＩＣチップの温度変化がテスト信号に影響し
ないように、ＩＣチップ（２２）とテスト信号源（４２
）との位置は隔離されている。しかし、水晶発振器のよ
うな比較的温度安定性の高いテスト信号源を用いれば、
所望によりＩＣチップ内にテスト信号源を内蔵すること
も出来る。

第３図の回路動作は、周波数レジスタ（６０）に最初Ｏ
をロードすることにより初期化される。

同時に、ヒータ・カウンタ（８０−）には最大値及び最
小値の間の所望の中間値がロードされる。また、ヒータ
・カウンタ（８０）は、ライン（１１２）のディセーブ
ル信号により加算計数及び減算計数の再動作が禁止され
ている。初期化からＩＣチップの温度が安定する時間の
経過後、テスト信号が供給される。このテスト信号から
得られる周波数カウンタ（７０）の計数値をバス（図示
せず）を介して読出し、その値を反転して記憶しても良
い。

そして、Ｉｃの電力供給の停止直後及び任意時間後に周
波数レジスタ（６０）に初期値としてロードしても良い
。或いは、ライン（１１４）の出力を監視することも出
来る。この場合、例えば反復２進探索法を用いて種々の
値を周波数レジスタ（６０）にロードし得る。成る値に
よりライン（１１４）の信号が論理ｒｌ、となり、その
後の値によりライン（１１４）の信号のレベルが変化す
る時、前者の値が初期基準値となる。この初期基準値を
周波数カウンタ（６０）にロードした後、本発明の回路
の通常動作が起動し、ＩＣの信号伝播遅延時間の調整を
開始する。この時、外部校正装置を用いてＩＣの信号伝
播遅延時間を測定し、訂正及び校正のテーブル（表）を
作成することも出来る。ＩＣ内の回路の電力消費量がた
とえ変化したとしても、これらのテーブルの値は常に正
確である。

これら初期条件が整った後、本発明の回路の動作を良く
理解する為に次のような状況を考えてみる。回路が成る
期間動作し、安定状態に到達したが、ＩＣの信号伝播遅
延時間が少し長過ぎる場合を仮定する。テスト信号が回
路に供給されると、レジスタ（６０）から周波数カウン
タ（７０）に初期値がロードされ、リング発振器（５１
）が起動する。短時間後に、テスト信号は低論理レベル
に変化する。こうなると、周波数カウンタ（７０）の計
数値は略０付近の値となる。この例では、遅延時間が僅
かながら長いと仮定しているので、カウンタ（７０）の
計数値は正である。このことは、リング発振器（５１）
の出力の周波数が低過ぎることを示している。次のテス
ト信号の発生時点で、周波数カウンタ（７０）の計数値
が正なのでヒータ・カウンタ（８・０）は減算計数する
。ヒータ・カウンタ（８０）の減算計数により、ヒータ
（２４）を流れる電流が僅かに低減する。ヒータ（２４
）の電力消費量が僅かに減少するので、ヒータの温度も
降下し始める。その結果、リング発振器（５１）を含む
ＩＣチップ（２２）全体の温度が僅かに低下する。温度
が低下すると、ＩＣの信号伝播遅延時間が減少し、最初
の伝播遅延時間のずれが補正される。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。

〔発明の効果〕

本発明によれば、温度変化に応じて信号伝播遅延時間が
変化するＩＣ内にヒータ或いは冷却装置のような温度可
変手段を設け、信号伝播遅延時間の測定値に基づいてこ
の温度可変手段を制御してＩＣの信号伝播遅延時間を制
御するので、ＩＣをオーブンで囲む必要もなく、ＩＣの
バイアス電圧制御の場合のような制限もなく、容易な温
度制御によって信号伝播遅延時間の正確な制御を可能に
し得る。

【図面の簡単な説明】

第１図は、本発明に係る好適実施例のブロック図、第２
図は、本発明を応用可能なＩＣのブロック図、第３図は
、第１図の実施例の一部の詳細なブロック図、第４図は
、第３図のリング発振器の実施例を表すブロック図、第
５図は、第３図のヒータの実施例を表す回路図、第６図
は、テスト信号の一例を示す波形図、第７図は、テスト
信号の他の例を表す波形図である。（２０）は測定遅延回路、（２２）はＩＣチップ、（２
４）はヒータ、（３２）は基準遅延回路、（３４）は遅
延比較回路、（３６）はヒータ制御回路、（４２）はテ
スト信号源である。

Claims

【特許請求の範囲】　温度の変化に応じて信号伝播遅延時間が変化する集積
回路内に設けられ、該集積回路の温度を変化する温度可
変手段と、上記集積回路の信号伝播遅延時間を測定し、その測定結
果に基づいて上記温度可変手段を調整して上記集積回路
の温度を制御し、信号伝播遅延時間を制御する制御手段
とを具えることを特徴とする信号伝播遅延制御回路。